V
主页
ILA抓到了正确的结果
发布人
ILA,VIO更复杂的功能不会用,但是已经搞定了
打开封面
下载高清视频
观看高清视频
视频下载器
分频的简单思路
如果你是这些专业,毕业后你可以成为一名FPGA开发工程师
揭秘某宝某鱼DMA固件套路,避免被坑,小白必看!
IC-FPGA基本元件(2)--移位寄存器设计
我的新书《从算法到电路》简介
【RIGUKE】ZYNQ7020开发板正式开售,颜值与性价比并存(●'◡'●)
深入理解fifo
搞了一上午,终于把神经网络跑通
把py训练的权重想办法搞到FPGA(1)
【野火】FPGA ZYNQ-7000系列FPGA Verilog开发实战指南,硬件基于野火皓月系列开发板
A_00_图像处理直线检测演示(C代码实现)
基于FPGA实现的视频图像增强与锐化,原理及逻辑讲解
基于真值表的组合逻辑实现(简单又麻烦)
基于Arria10 FPGA的12G SDI转10G ST2110 IP 视频网关
实战演示:LabVIEW开发纯国产ZYNQ7020芯片(PS端ARM LinuxRT+PL端FPGA)
FPGA识别MNIST(15):卷积层verilog代码实现成功!
跑仿真没有进度条就好像不加进度条就跑仿真
看来AI写verilog还是错误很多,远不如写python的正确率高,这也是没办法的事情
2024 FPGA竞赛-易灵思开发板选型
什么情况需要时序约束?— FPGA 的时序分析
FPGA图像采集卡——让数据传输更稳定、更智能
基于FPGA实现的HDMI与摄像头输入视频拼接,效果演示
一种避免设定缺省的办法
忽然觉得只用python做神经网络好容易,只需要拼积木就可以了
zynq基础知识
组合电路浅显练习
【Momota_助眠】女主播|[ASMR]桃田的第一次麦克风测试(RODE/NT5)( 1920 X 1080 60fps )
【FPGA电路设计2】Xilinx 7系列芯片命名规则
FPGA识别MNIST(21):simulation彻底成功!!!!!!!!!!!!!!!!!!!
【FPGA硬件设计教程】布局布线第二期(矩形放置)
generate是循环例化之用的东西
XCZU47DR-2FFVE1156I
快速上手DDR3(五):DDR3分块转置(下)
IC-FPGA基本元件(7)--异步FIFO设计
组合逻辑assign,always
《数字IC设计入门》3.20 通过脚本控制TB行为
道路艰难,替换为relu后,后续池化层又出了问题,这到底是仿真器的问题,还是这个项目代码有问题,总归不是我的问题
好家伙,只调库根本意识不到从最底层写这东西有多麻烦
FPGA识别MNIST(17):verilog池化层的实现
【FPGA硬件电路设计4】FPGA配置模式讲解