V
主页
京东 11.11 红包
RTL中signed的妙用
发布人
对一个信号进行signed声明,很多同学表示不敢,宁愿不声明,手工处理。本期视频我们讲讲用signed的好处和注意事项。
打开封面
下载高清视频
观看高清视频
视频下载器
时序计算基础
DFT量产测试方法介绍
RTL可测性设计—DFT
数字设计的时序图的画法
时钟树平衡的概念
我的新书《从算法到电路》简介
fork join的用法
不得不使用时钟下降沿的情况
还是时序分析,但是带skew
ECO -- 给芯片debug
不同速率同步系统的RTL设计与时序
《数字IC设计入门》2.35 在RTL中插入DFT的方法
ADC的本质与特性
芯片测试自动化(上)
对异步跨时钟信号该如何约束?
你适合做IC后端吗?
数字设计中浮点数的处理和定点化
IC新人如何摆脱打杂的宿命
做芯片为啥要懂算法
对Input Delay和Output Delay的反思
BOOT程序的写法
[皮特派]芯片公司都有哪些职位
模拟芯片与数字芯片之区别
[皮特派]芯片为什么会有那么多的电源地
当时序分析出没有的功能怎么办?
【皮特派聊硬件设计_4】set_multicycle_path约束方法
[皮特派] 电平信号的跨时钟处理
如何自动生成滤波器
直接用组合逻辑产生分频时钟的坏处
《数字IC设计入门》2.23 跨时钟域异步处理方法
时序分析:从慢速到快速
【皮特派聊硬件设计_3】复杂时钟树的sdc约束方法
[皮特派]脉冲信号的异步处理
【皮特派】SOC芯片外围设备复位类型总结
《数字IC设计入门》2.28 RTL的前向设计法和后向设计法
数字电路的拍数,从简单到复杂
数字电路和模拟电路混合仿真方法
指数平均可能存在的问题
SoC芯片休眠和唤醒仿真演示
CPU如何识别指令