V
主页
【简大梦想家3.0】第169期 99.999%的同学都会在声音挤卡这一关卡头脑发昏,我们来透过现象,弄清本质,找到个人问题根本才能对症下药!(三)
发布人
打开封面
下载高清视频
观看高清视频
视频下载器
FPGA高速接口 40 GT高速收发器PHY层发送模块设计1
06 如何科学设计FPGA : 从0手敲AXI总线接口
FPGA第一阶段基础课程试听:91三速以太网:第一部分三速RGMII接口解析与编码1
P1.仪器控制板基于Xilinx A7 FPGA:PCB设计第一集之原理图相关内容解读
8 FPGA第一阶段基础课程:UART串口第一课:协议讲解、架构规划试听
FPGA高速接口系列:Xilinx平台手撸SRIO发送数据引擎、接收数据引擎第二集
FPGA第一阶段基础课程:41 FPGA时序分析第一课:心中有电路、逻辑级数
19.LTC2386-16 ADC芯片LVDS接口驱动代码编写
FPGA高速接口设计之8B/10B、64B/66B编码分享;GT设计架构分享
FPGA高速接口系列视频:SRIO接口2之报文详解、IP接口详解
FPGA基础课程:17 手撕SPI总线驱动、TimeGen画波形
FPGA高速接口系列之手撕万兆网:万兆UDP协议栈巨帧分片与重组实现思路与代码设计
Xilinx FPGA 高速接口专题:50 Aurora8B10B上板测试与情况说明
FPGA第一阶段基础课试听:第59课 SDRAM与DDR第一课:SDRAM与DDR常识,DRAM原理讲解
13 UART最终课:过采样、接收时钟纠正、uart模块优化、成熟通用模块超低误码率
FPGA第一阶段基础课程直播答疑回放-第一场-20230906
08 如何科学设计FPGA : 手撕AXI后续,自写AXI接口仿真验证
ZYNQ平台LWIP协议栈TCP客户端代码分享:30_1 LWIP TCP Client 客户端代码讲解
FPGA第一阶段基础课程直播答疑回放-第一场-20230913
FPGA基础课程试听 第48课 第一个项目:FPGA与上位机交互报文设计、Uart_DMA设计介绍
06 如何科学的设计FPGA:实现AXI总线自由之AXI解读
深入FPGA底层设计系列-UDP架构设计A1:UDP、以太网基础知识
FPGA开发开源TSN协议栈01:初识TSN(时间敏感网络)
FPGA第一阶段基础课试听:79 以太网设计:IP层接收解析模块代码编写
1.什么是FPGA?FPGA有什么优势?
FPGA第一阶段基础课试听:64 SDRAM设计:SDRAM编码完善(列地址、任意突发长度),仿真文件如何编写?
FPGA高速接口JESD204B-03:掌握204B中的术语以及基础知识
深入FPGA底层设计系列-UDP架构设计:03-手撕PHY芯片初始化代码
FPGA高速接口JESD204B-05:JESD204B中的LMFC、RBD以及Xilinx平台的204B仿真
FPGA设计:ads1278驱动和跨时钟域处理讲解
FPGA第一阶段基础课程:84 以太网设计:手撕动态ARP维护表模块
10.如何科学设计FPGA系列:快速手撕AXI从机SLAVE 包含ram的代码构建
Xilinx FPGA高速接口部分教程:72.万兆以太网(10G Ethernet PCS PMA)PHY层实现与上板验证
FPGA基础课程开车!FPGA第一阶段基础课程大纲、内容解读,基础不牢地动山摇。
44 FPGA第二阶段教程:LFSR 斐波那契 伪随机码生成模块设计
Xilinx FPGA高速接口部分教程:万兆以太网测速情况与代码框架预览
深入FPGA底层设计系列-UDP架构设计:05-开源手撕PHY芯片初始化代码
FPGA高速接口系列:SRIO-3之Xilinx平台工程建立、示例工程讲解、端口讲解
03:如何科学设计FPGA系列:Xilinx复位机制与跨时钟域处理
FPGA万兆以太网第二讲:10G Ethernet PCS PMA 官方仿真例程讲解1