基于FPGA的ECG信号滤波与心率计算verilog实现,包含testbench
发布人