V
主页
FPGA:基于AXI4_Lite的PS与PL交互项目[3-2]理论介绍、ZYNQ PS与PL交互专题
发布人
欢迎加入群874346944 觉得不错的话,点点关注呗,谢谢大家 ZYNQ PS和PL交互专题介绍 第一节:介绍PS端接口AXI_GP、AXI_HP、AXI_ACP。 第二节:介绍AXI协议:axi_lite、axi_stream、axi_full 第三节:基于axi_lite的PS和PL项目,讲解使用如何axi_lite方法实现交互,带你做demo。 第四节:基于axi_full的PS和PL交互项目。 第五节:基于AXI_DMA的PS和PL交互项目
打开封面
下载高清视频
观看高清视频
视频下载器
FPGA:基于AXI4_Lite的PS与PL交互项目[3-1]项目概述、ZYNQ PS与PL交互专题
FPGA:AXI_Lite总线基础[2-1]、第二节 AXI总线介绍、ZYNQ PL与PS交互专题
PCIE架构设计、第一讲 PCIE基础知识、深入理解高速接口底层原理
FPGA图像处理高阶项目实战、四图拼接与叠加
FPGA打工人如何学习ZYNQ PS与PL交互。第一节:AXI_GP、AXI_HP、AXI_ACP端口总结
FPGA:【轻松玩转高速接口系列】、K码对齐、帧对齐规则
FPGA之TCP协议栈知识点分享:三次握手和四次挥手
FPGA : 全网首发、多图拼接防止视频撕裂、多帧缓存和乒乓操作、并行流水线设计
Ultrabase:用于 Xilinx AMD Zynq Ultrascale+ FPGA SOC SOM 的开源 Ultrazed PCIe 载板
实战演示:LabVIEW开发纯国产ZYNQ7020芯片(PS端ARM LinuxRT+PL端FPGA)
FPGA实现SATA协议专题课程:1.课程介绍
FPGA零基础课程、彻底掌握DDR课程、开课大纲、大厂代码、
【FPGA学习】逻辑捋顺了,代码不会写或出错的的概率不大
FPGA手搓8位CPU内核
【零基础课程试听】DDR AXI4接口上板验证、彻底掌握DDR系列课程
【深入理解FPGA底层逻辑】零基础小白百分百听懂~
FPGA实现TCP协议栈专题课程:1.课程介绍
【轻松玩转高速接口系列】、仿真验证、上板调试、零基础轻松听懂~
【轻松玩转高速接口系列】Aurora 8b10b、零基础轻松听懂~
FPGA时序约束之多周期约束应用场景与原理讲解
CORDIC算法硬件FPGA实现5:VIVADO仿真与算法结果验证
FPGA : 任意位置八图拼接/纯verilog手撕仲裁器/画面非常丝滑/
CORDIC算法硬件FPGA实现4:Verilog代码编写
深入学习图像处理高速接口系列、光纤传输视频
【零基础课程试听】参数化思想、高质量串口代码、超低误码率、代码开源~
ARM CortexM0介绍
【硬件设计】FPGA的DDR内存接口设计
Cordic算法硬件FPGA实现2:知识回顾、边界问题、代码流程图
五分钟学会sublime配置verilog开发环境~语法补全、自动生成Testbench等等~
什么情况需要时序约束?— FPGA 的时序分析
第十讲、FPGA高速接口之PCIE入门实战-实操部分PCIE的linux设备驱动2(这一讲漏发了)
【轻松玩转高速接口系列】:Aurora8b10b协议、零基础轻松听懂~
【FPGA硬件电路设计3】Xilinx 7系列芯片引脚介绍
FPGA : 任意位置四图拼接/纯verilog实现DDR多通道读写设计/画面丝滑
【FPGA硬件电路设计5】FPGA时钟与复位
【使用 RISC-V SoC 生成器、敏捷测试芯片和 Amazon EC2 F1 上的 FPGA 加速仿真进行端到端架构研究】
CORDIC算法硬件FPGA实现3:Qt平台C++编写图形化Cordic算法调试工具
时序约束有什么影响?— FPGA 的时序分析
【零基础课程试听】没有基础的小白也可以听懂哦、以数电思维学习verilog
FPGA时序优化与模块稳定问题:以太网UDP协议栈时序优化与RGMII时序约束