V
主页
05.第二阶段进阶课:使用BD框图完成DDR3多通道读写设计
发布人
打开封面
下载高清视频
观看高清视频
视频下载器
27 PS-PL交互之使用Xilinx的AXI_DMA IP核进行数据传输第二集
05.第二阶段进阶课:AXI-LITE总线代码实现
03.第二阶段进阶课:ZYNQ入门第一关---ZYNQ(SOC)架构解读
04.第二阶段进阶课:在ZYNQ平台开发FPGA工程导读
02.第二阶段进阶课:解读FPGA与ZYNQ之间的故事与SOC系统发展
19 PS端Uart控制器使用讲解与设计
深入FPGA底层设计系列-UDP架构设计:02-phy芯片的初始化程序设计框图详解
ZYNQ平台设计技巧:PS-PL多种交互设计之AXI_M_GP接口交互1
FPGA纯Verilog从零实现SATA3.0协议栈:ATA8-DMA层读写测试设计预览
01:如何使用数电思维,科学的进行FPGA设计。
FPGA基础课程试听 第48课 第一个项目:FPGA与上位机交互报文设计、Uart_DMA设计介绍
深入FPGA底层设计系列-FIFO架构设计:05-异步FIFO代码和仿真讲解
Xilinx FPGA高速接口部分教程:万兆以太网测速情况与代码框架预览
第八届集创赛---高速多端口共享缓存模块 题目解读、设计思路分享、框图规划、抛砖引玉
FPGA第二阶段进阶课:课程导读与课程大纲介绍
ZYNQ平台PS端设计入门:20-1:使用EMIO控制外部SPI Flash读ID,写数据,读数据。上板验证与调试。
08 如何科学设计FPGA : 手撕AXI后续,自写AXI接口仿真验证
FPGA高速接口系列:Xilinx平台手撸SRIO发送数据、接收数据第一集
FPGA开发开源TSN协议栈01:初识TSN(时间敏感网络)
ZYNQ平台LWIP协议栈TCP客户端代码分享:30_1 LWIP TCP Client 客户端代码讲解
深入FPGA底层设计系列-FIFO架构设计:02-FIFO架构和设计技巧解读2
深入FPGA底层设计系列-FIFO架构设计:04-手撕FIFO软核之RAM的RTL描述与写控制器
深入FPGA底层设计系列-循环优先级仲裁器算法:位屏蔽仲裁算法与Verilog代码编写
FPGA基础课程介绍:FPGA入门到项目设计:大厂代码规范、清爽简介的设计风格
FPGA第一阶段基础课程:41 FPGA时序分析第一课:心中有电路、逻辑级数
FPGA第一阶段基础课程试听:100 三速以太网:千兆、百兆、十兆三速自适应代码编写、上板测试
FPGA第一阶段基础课程:84 以太网设计:手撕动态ARP维护表模块
FPGA第二阶段高速接口系列LVDS-02:Cameralink学前扫盲之基础的LVDS电平标准学习
深入FPGA底层设计系列-UDP架构设计A1:UDP、以太网基础知识
FPGA高速接口:PCI-E总线协议学习路线与相关知识点
使用Xilinx FPGA设计的万兆网MAC与万兆网UDP协议栈能达到什么效果?回环测试与满速率发送测试!
FPGA第一阶段基础课程试听:91三速以太网:第一部分三速RGMII接口解析与编码1
深入FPGA底层设计系列-UDP架构设计A2:UDP协议栈MAC层报文处理1
深入FPGA底层设计系列-UDP架构设计:03-手撕PHY芯片初始化代码
FPGA基础课程第一阶段正式项目31:AD7606、DI、两路高速DAC的初步上板调试
深入FPGA底层设计系列-UDP架构设计:05-开源手撕PHY芯片初始化代码
FPGA第二阶段高速接口项目109.多路高速协议传输终端第五课:项目框图与代码梳理总结
FPGA高速接口设计之8B/10B、64B/66B编码分享;GT设计架构分享
FPGA万兆以太网第二讲:10G Ethernet PCS PMA 官方仿真例程讲解1
44 FPGA第二阶段教程:LFSR 斐波那契 伪随机码生成模块设计