V
主页
从0到1的锁相环-14-整数分频锁相环电路设计与仿真
发布人
综合之前所学电路,完成了整个整数分频锁相环TOP层电路设计与仿真。
打开封面
下载高清视频
观看高清视频
视频下载器
Cadence IC ADE仿真学习笔记-Schematic(3)- 隐藏在菜单栏里面的奇妙功能_Part1
Cadence IC ADE仿真学习笔记-Library管理(1)
从0到1的锁相环-01-锁相环开篇
从0到1的锁相环-10-B-锁相环中的固定分频电路仿真
从0到1的锁相环-13-锁相环中的环路滤波器电路设计(必看)
Low-Spur-PLL-Architectures-and-Techniques---Mike Shuo Wei(USC)
10.9 A 23.2-to-26GHz Sub-Sampling PLL Achieving 48.3fsrms Jitter, −253.5dB FoMJ
从0到1的锁相环-06-A-锁相环中的PFD电路设计与仿真实战
10.1 An 8.75GHz Fractional-N Digital PLL with a Reverse-Concavity Variable-Slope
Ultra-Low-Power-DTC-Based-Fractional-N-Digital-PLL-Techniques---Kenichi Okada
10.2 A 5.5μs-Calibration-Time, Low-Jitter, and Compact-Area Fractional-N Digital
从0到1的锁相环-09-B-锁相环中的OSC电路仿真
从0到1的锁相环-11-A-锁相环中的PS可编程分频器原理介绍
从0到1的锁相环-11-B-锁相环中的PS可编程分频器仿真实战
均衡器 Equalizers 第7讲 FFE电路述要 FFE architecture and circuits
模拟IC设计-带隙电路设计与仿真实战-part1-基本原理篇
从0到1的锁相环-12-锁相环中的分频器顶层电路仿真实战
10.8 A 281GHz, −1.5dBm Output-Power CMOS Signal Source Adopting a 46fsrms Jitter
模拟IC设计-振荡器电路设计与仿真实战-part1-环形振荡器
模拟IC设计-R-2R DAC电路设计和仿真实战
模拟IC设计-LDO电路设计与仿真实战-part1-原理和基本电路设计与仿真
从0到1的锁相环-02-锁相环的基本指标
均衡器 Equalizers 第10讲 连续型均衡器 Continuous-time linear equalizer (CTLE)
从0到1的锁相环-09-A-锁相环中的OSC电路设计
从0到1的锁相环-03-锁相环的基本模块
从0到1的锁相环-10-A-锁相环中的分频器电路介绍
从0到1的锁相环-08-锁相环中的PFD和CP联合仿真
Lecture-3、Circuit Noise Analysis & Representation-----Behzad Razavi(UCLA)
从0到1的锁相环-15-小数分频锁相环和DSM简介
均衡器 Equalizers 第9讲 半周期 FFE Half interval FFE
从0到1的锁相环-07-B-CP电路上机仿真实战
模拟IC设计-LDO电路设计与仿真实战-part2-瞬态增强型LDO电路设计和实战(进阶)
Lecture-5、Introduction to Low Noise Design-----Behzad Razavi(UCLA)
模拟IC设计-带隙电路设计与仿真实战-part2-高压带隙电路设计和实战篇
从0到1的锁相环-07-A-锁相环中的CP电路设计与仿真实战
从0到1的锁相环-16-DSM设计与实现
Lecture-4、Noise in Amplifiers-----Behzad Razavi(UCLA)
IC Charging Time-14-电路-Mismatch计算与仿真-以电容为例
IC环境安装3:工艺库安装和配置
均衡器 Equalizers 第11讲 常规 CTLE 电路 Typical CTLE circuits