V
主页
带隙基准源设计实例:(4)4 位计数器设计流程
发布人
本讲主要介绍 4 位异步计数器的设计流程。
打开封面
下载高清视频
观看高清视频
视频下载器
带隙基准源设计实例:(1)BGR 设计需求及总体架构
带隙基准源设计:(6)串联、并联形式的基准源及其输入失调分析
带隙基准源设计:(4)PTAT、CTAT 的理论推导
带隙基准源设计:(9)曲率补偿电路
带隙基准源设计:(3)基于自举基准实现与电源电压无关的基准
带隙基准源设计实例:(2)电平转换电路设计流程
带隙基准源设计实例:(0)低噪、低温漂 BGR 设计预告
带隙基准源设计:(1)基于电阻、BJT、MOSFET 实现与电源电压无关的基准
带隙基准源设计:(2)基于 Widler 电流镜等实现与电源电压无关的基准
带隙基准源设计:(7)常用带隙基准电路实例
带隙基准源设计实例:(3)4-16 译码器设计流程
带隙基准源设计:(5)PTAT、CTAT 电流的产生及带隙基准的构成方案
带隙基准源设计:(8)低压带隙基准电路
浅谈锁相环设计:(5)锁相环系统
DAC 设计
MOSFET工作原理2,VGS的作用(下)
亚微米 CMOS 工艺制程技术流程
浅谈锁相环设计:(3)环形振荡器
3.2 A 0.028mm2 32MHz RC Frequency Reference in 0.18μm CMOS with ±900ppm Inaccura
电平转换电路
浅谈锁相环设计:(1)鉴频鉴相器
浅谈锁相环设计:(2)电荷泵
3.5 A 4mW 45pT√Hz Magnetoimpedance-Based ΔΣ Magnetometer with Background Gain Ca
真随机数发生器原理
浅谈锁相环设计:(4)偶数、奇数、分数分频器
【校招】【零基础】模拟IC设计秋招基础+笔试+面试全程班
Verilog 转 Spice
数竹签,结账计数快
数模 IO ESD 介绍
3.6 An Amplifier-Less CMOS Potentiostat IC Consuming 3.7nW Power all over 129.5d
【零基础】【已完结】25模拟IC秋招笔试面试 全程班
数模混合芯片后端文件说明
环形振荡器的延迟单元
集成电路工艺
3.4 A 14b 98Hz-to-5.9kHz 1.7-to-50.8μW BWPower Scalable Sensor Interface with a
潜规则也怕脏怕臭
中国最“懒”的城市,人人睡到中午起,不加班不内卷
3小时遇鬼3次,灵异事件之郑州酒店
空调突然不制冷,大部分都是这个零件坏了,简单一换就好
節儉不會讓你更富只會讓你更窮適得其反真正有大智慧的人都在這樣做易經智慧倪海廈水澤節 風澤中孚1080p