V
主页
京东 11.11 红包
第二讲、Vivado自定IP使用Block Design与ZYNQ互联(FPGA培训视频,ZYNQ开发,VIVADO开发,FPGA视频课,V3学院)
发布人
本系列视频是尤老师原创,威三学院为了让更多朋友了解FPGA开发使用ZYNQ器件做产品设计,从零基础入门到一个个设计都是手把手,直接代码书写,逐句解释讲解。-v3学院
打开封面
下载高清视频
观看高清视频
视频下载器
专栏-使用Vivado Block Design 进行逻辑设计 ZYNQ器件(FPGA培训视频,ZYNQ开发,VIVADO开发,FPGA视频课,V3学院)
第三讲、XILINX FPGA ZYNQ ARM双核AMP应用程序开发1(FPGA培训视频,ZYNQ开发,VIVADO开发,FPGA视频课,V3学院)
第二讲、FPGA高速接口之PCIE入门实战Type0头Bar配置解析原理(非XDMA框架)
FPGA开发中xilinx vivado 平台时序分析系列课程-更新至16讲
v3学院FPGA/IC设计笔试面试题解析
第一讲、FPGA高速接口之PCIE入门实战前菜(非XDMA框架)
V3学社-AD936X+ZYNQ开发案例分享
第八讲、FPGA高速接口之PCIE入门实战-实操部分PCIE硬核接口定义讲解和IP硬核创建例化
第二讲、AMD公司RFSoCADC相关关键指标解析-FPGA终极软件无线电架构
FPGA开发中xilinx vivado 平台时序分析系列课程-更新至12讲-Input delay DDR PLL
第一章第1讲 Verilog语法模块结构和testbench(FPGA/IC设计公开课)
第九讲、FPGA高速接口之PCIE入门实战-实操部分PCIE的linux设备驱动
第二讲(下)AD936X的LVDS接口数据DDR to SDR(xilinx zynq 7000 fpga)
第六讲、FPGA高速接口之PCIE入门实战Endpoint的PCIE能力列表解析2
第一讲、AMD公司RFSoC系列芯片的基本架构解析-FPGA终极软件无线电架构
第二章第2讲 Verilog语法进制表示小数定点数表示法(FPGA/IC设计公开课)
第十讲、FPGA高速接口之PCIE入门实战-实操部分PCIE的linux设备驱动2
第七讲、FPGA高速接口之PCIE入门实战-实操部分介绍PCIE的读写BAR转成AXI-LITE读写
第四章第2讲 Verilog语法中task function仿真激励中的使用方法(FPGA/IC设计公开课)
FPGA开发中xilinx vivado 平台时序分析系列课程-更新至11讲
RTL & FPGA开发中VSCode编辑器以及好用的几个插件
第三讲、FPGA高速接口之PCIE入门实战Endpoint电源管理能力列表解析(非XDMA框架)
第十讲、FPGA高速接口之PCIE入门实战-实操部分PCIE的linux设备驱动2(这一讲漏发了)
第十五讲、Output delay 约束实操(建立时间)
第一章第2讲 Verilog语法模块结构练习和VCS/VERDI基本使用(FPGA/IC设计公开课)
第二讲、JESD204B物理层建立和配置以及组成原理
第四章第1讲 Verilog阻塞非阻塞赋值的物理意义(FPGA/IC设计公开课)
通信IC设计公开课-第一讲基于Xilinx Vitis & AD936X平台的开发概述(ZYNQ+AD9361)
第五讲、FPGA高速接口之PCIE入门实战Endpoint的PCIE能力列表解析(非XDMA框架)
第二章第1讲 Verilog语法进制和赋值有符号数无符号数表示法(FPGA/IC设计公开课)
第三章第1讲 Verilog语法reg变量复位使用以及异步复位同步释放设计(FPGA/IC设计公开课)
第四讲、FPGA高速接口之PCIE入门实战Endpoint中断管理能力列表解析(非XDMA框架)
第一讲,初识Jesd204的标准协议
第十四讲、Output delay 约束(建立时间)基本理论分析
模拟芯片版图设计之产品风格第二弹
真心建议所有理工类的同学入行FPGA
PCIE课程发布直播-课程中PCIE设计架构整体介绍(录播回放)
第十六讲、Output delay 约束实操(保持时间)
Matlab系统建模实例 —— CSDAC的Matlab建模与电路设计
第十三讲、Output delay 约束基本理论分析