V
主页
1_建立时间_保持时间
发布人
打开封面
下载高清视频
观看高清视频
视频下载器
9_实战篇之衍生时钟约束
10_实战篇之延迟约束
5_两种时序例外
选择了电子信息工程,你就选择了......
【FPGA时序约束】一旦工程出问题,看看是不是时序出问题了?
2_时序路径_时序模型
13_Vivado时序约束辅助工具
7_梳理时钟树
11_实战篇之伪路径约束
4_时钟周期约束
我的新书《从算法到电路》简介
8_实战篇之主时钟约束
选择了电子信息工程,你可以参加这些竞赛
12_实战篇之多周期路径约束
14_Tcl命令的对象及属性
【FPGA时序约束】除了模型分析+公式推导,重要的是“实战练习”
(中文译制)ADC快速傅立叶变换(FFT)和加窗
6_xdc约束优先级
【FPGA时序约束】约束最先要做的,就是主时钟约束
FPGA工程师薪资待遇大揭秘
了解 UART
3_IO约束
基于PCIE(XDMA)的HDMI采集卡制作
LWIP ( light weight TCPIP) 源码阅读
【FPGA硬件设计教程】布局布线第一期
PYNQ框架移植_基于Zedboard开发板
【教程4>第3章>第9节】8FSK解调系统的FPGA开发与matlab验证
基于PCIE(XDMA)的ADC采集卡制作
在 FPGA 上实现高效的并行 FIR 滤波器
什么情况需要时序约束?— FPGA 的时序分析
时序约束的基本作用是什么?— FPGA 的时序分析
Quartus工具使用_Quartus介紹
芯片研发的保底思维
数据驱动控制:系统辨识
《数字IC设计入门》3.17 task的使用
6. 1.5.1.4简谐振动能量
《数字IC设计入门》3.18 双向驱动线的处理
掌握DMA开源固件项目:在某鱼和某宝成为FPGA工程师的秘诀!
7. 1.6.1.5超前落后同相反相
基于FPGA的64QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR