V
主页
第十九期 Verification Writing Testbenches ——Verilog HDLBits系列
发布人
第十九期,简单的写testbench。 HDLBits系列正式完结! 下个系列已经筹备就绪,诸位尽情期待。 HDLBits这个网站十分适合拿来复习、学习Verilog HDL语言。 如果觉得自己比较难学的进去的话,就跟着我一起刷吧。 我会比较详细地解读知识点与题目,谈谈自己的经验和理解。 一起打牢FPGA的开发基础吧! 提前感谢三连点赞支持!
打开封面
下载高清视频
观看高清视频
视频下载器
第十八期 Build a circuit from a simulation waveform ——Verilog HDLBits系列
第十七期 Finding bugs in code ——Verilog HDLBits系列
【推荐】写代码也可以很享受——基于VS Code的Verilog编写环境搭建
第十一期 Counters——Verilog HDLBits系列
用Gvim写Verilog 插件篇
第四期 Procedures —— Verilog HDLBits系列
第十期 Latches and flip-flops——Verilog HDLBits系列
第十五期 Finite State Machines(下)——Verilog HDLBits系列
第一期 Basics ——Verilog HDLBits系列
第五期 More Verilog Features —— Verilog HDLBits系列
第十二期 Shift Registers——Verilog HDLBits系列
第4期 tinyriscv进阶学习 —— RISC-V囫囵吞枣式学习
第七期 Multiplexers—— Verilog HDLBits系列
搞FPGA,转IC怎么说?—— 求职日记:秋招篇
第二期 Vectors —— Verilog HDLBits系列
第九期 Karnaugh Map to Circuit —— Verilog HDLBits系列
第十三期 More Circuits——Verilog HDLBits系列
第3期 tinyriscv的FPGA移植—— RISC-V囫囵吞枣式学习
没啥用的小技巧 - Gvim自定义色彩方案
第六期 Basic Gates—— Verilog HDLBits系列
用Gvim写Verilog 之 Level 菜鸟
B_逐行详解基于Verilog的AD7606驱动代码
第3期 该怎样理解指令?| 指令译码 | RISC-V设计入门指北
Gvim Verilog 插件傻瓜式安装
RISC-V会是我们的未来吗?
基于RISC-V的无限进步
第5期 一站式RISC-V开发学习环境【完】—— RISC-V囫囵吞枣式学习
第4期 数据哪里来?| 寄存器与立即数 | RISC-V设计入门指北
第2期 怎么才能动起来?| 取指令 | RISC-V设计入门指北
【推荐】学verilog,就来HDLBits!
【重要】第0期 综述 —— RISC-V囫囵吞枣式学习
基于VS Code的Testbench文件自动生成方法——基于VS Code的Verilog编写环境搭建SP
FPGA手搓8位CPU内核
第5期 都算些啥?| ALU模块 | RISC-V设计入门指北
搞FPGA,工作怎么说?—— 求职日记:实习篇
第1期 如何踏出第一步?| 目标分析 | RISC-V设计入门指北
FPGA/AISC Timing Optimization Background and Challenges
第10期 - sysgen算法封装与调用 - 基于FPGA的数字信号处理系统开发笔记
第0期 设计这个干嘛?| 绪论 | RISC-V设计入门指北
数字IC & FPGA书籍推荐