V
主页
京东 11.11 红包
ZYNQ实现AXIDMA,AXIUARTLITE,AXIGPIO的小项目,以及其他顶层实现
发布人
黑金zynq7010实现AXIDMA,AXIUARTLITE,AXIGPIO的小项目,包含petalinux搭建Linux系统以及添加驱动,SDK实现Jtag调试用软件程序,Vitis以及Qt实现ARM内应用程序
打开封面
下载高清视频
观看高清视频
视频下载器
ZYNQ实现AXIDMA,AXIUARTLITE,AXIGPIO小项目,第四节:Vitis编写Linux可执行程序
ZYNQ交叉编译并运行嵌入式Qt(踩坑向+AXIDMA)
ZYNQ实现AXIDMA,AXIUARTLITE,AXIGPIO小项目,第五节:Qt生成Linux可执行程序
自定义FPGA运行Vitis-AI demo流程介绍
PYNQ-Z2搭建简单GPIO,BRAM,DMA硬件程序
基于ZYNQ7010和OV5640图像采集实现MNIST算法 ——视频图像前期处理
ZYNQ实现AXIDMA,AXIUARTLITE,AXIGPIO小项目,第三节:Petalinux生成启动卡,添加驱动
ZYNQ实现AXIDMA,AXIUARTLITE,AXIGPIO小项目,第二节:基于SDK的PS端设计,JTAG烧写
【补档】FPGA通过USB输出视频流——StreamIn模式
自定义FPGA开发板运行Vitis-AI-2.0 VART demo —— Vivado工程
ZYNQ_AD9361_config
自定义FPGA开发板运行Vitis-AI-2.0 VART demo —— Vitis-AI部分
基于ZYNQ7010和OV5640图像采集实现MNIST算法
用 Qt 的 QGraphicsView 写一个流畅的图片查看器(分享主题,进来拿走)
ZYNQ实现AXIDMA,AXIUARTLITE,AXIGPIO小项目,第一节:PL端设计
ROUND ROBIN ARBITER—— 轮询仲裁器verilog实现
【补档】FPGA通过USB输出视频流——UVC模式
让 Qt 写 Qss 更方便
Pynq-Z2实现HDMI展示SD卡图片
自定义FPGA开发板运行Vitis-AI-2.0 VART demo
基于ZYNQ7010和OV5640图像采集实现MNIST算法 —— 池化层实现
FPGA-DDR3 读写控制实现仿真
入门级RISC-V单周期5级流水线CPU —— 项目介绍
Pynq-Z2移植OV5640+MNIST(下)
PYNQ-Z2移植自制MNIST IP核
基于ZYNQ7010和OV5640图像采集实现MNIST算法 —— 卷积核FPGA实现
Qt调用MySQL
VIVADO FFT IP核使用测试
基于ZYNQ7010和OV5640图像采集实现MNIST算法 —— C++实现算法及获取参数
Cameralink协议介绍以及FPGA上实现Cameralink输出
自定义ZYNQ板卡移植PYNQ文件系统
入门级RISC-V 单周期5级流水线CPU —— 冒险问题
第10讲-板卡原始数据分析-指导视频-2种方法
PGC-Atan算法的FPGA实现
01_jtag_2_axi
基于ZYNQ7010和OV5640图像采集实现MNIST算法 —— 代码结构补充
自定义FPGA开发板运行Vitis-AI-2.0 VART demo —— Petalinux工程
自定义FPGA开发板运行Vitis-AI-2.0 VART demo —— 准备工作
FPGA上的微控制器讲解(Microblaze、UART、GPIO)
第17天 毛中特第五六章。(结束)