V
主页
京东 11.11 红包
ZYNQ实现AXIDMA,AXIUARTLITE,AXIGPIO小项目,第二节:基于SDK的PS端设计,JTAG烧写
发布人
黑金zynq7010实现AXIDMA,AXIUARTLITE,AXIGPIO小项目之:基于SDK的PS端设计,standalon模式,JTAG烧写方式运行程序
打开封面
下载高清视频
观看高清视频
视频下载器
ZYNQ实现AXIDMA,AXIUARTLITE,AXIGPIO小项目,第一节:PL端设计
ZYNQ实现AXIDMA,AXIUARTLITE,AXIGPIO小项目,第四节:Vitis编写Linux可执行程序
ZYNQ实现AXIDMA,AXIUARTLITE,AXIGPIO小项目,第三节:Petalinux生成启动卡,添加驱动
ZYNQ实现AXIDMA,AXIUARTLITE,AXIGPIO的小项目,以及其他顶层实现
ZYNQ交叉编译并运行嵌入式Qt(踩坑向+AXIDMA)
PYNQ-Z2搭建简单GPIO,BRAM,DMA硬件程序
基于ZYNQ7010和OV5640图像采集实现MNIST算法 ——视频图像前期处理
基于ZYNQ7010和OV5640图像采集实现MNIST算法 —— 卷积核FPGA实现
基于ZYNQ7010和OV5640图像采集实现MNIST算法 —— 并行运算及仿真
基于ZYNQ7010和OV5640图像采集实现MNIST算法 —— 代码结构补充
自定义FPGA开发板运行Vitis-AI-2.0 VART demo
自定义ZYNQ板卡移植PYNQ文件系统
自定义FPGA开发板运行Vitis-AI-2.0 VART demo —— Vivado工程
自定义FPGA开发板运行Vitis-AI-2.0 VART demo —— Petalinux工程
PL端设计 —— PYNQ-Z2移植自制MNIST IP核
自定义FPGA开发板运行Vitis-AI-2.0 VART demo —— 准备工作
01_jtag_2_axi
Pynq-Z2实现HDMI展示SD卡图片
自定义FPGA运行Vitis-AI demo流程介绍
【补档】FPGA通过USB输出视频流——StreamIn模式
第10讲-板卡原始数据分析-指导视频-2种方法
Pynq-Z2移植OV5640+MNIST(上)
入门级RISC-V单周期5级流水线CPU —— 项目介绍
【蓝桥杯】【FPGA】软件基础使用操作quartus&vivado
UART程序编写示范HAL+FREERTOS+DMA+IDLE
PGC-Atan算法的FPGA实现
FPGA基础项目:IIC协议 (1)读写设计
基于Vitis-HLS算法实现课程(二)
ZYNQ小项目的连线方式补充
基于ZYNQ7010和OV5640图像采集实现MNIST算法 —— TensorFlow验证
基于ZYNQ7010和OV5640图像采集实现MNIST算法 —— 资源优化
FPGA实现TCP协议栈:TCP协议栈基础版超时、带宽效果演示
自定义FPGA开发板运行Vitis-AI-2.0 VART demo —— Vitis-AI部分
Cameralink协议介绍以及FPGA上实现Cameralink输出
海康相机取像SDK应用 - 1 查找并连接相机进行触发取像
入门级RISC-V 单周期5级流水线 —— 工程结构
入门级RISC-V单周期5级流水线CPU —— 代码及仿真
FPGA-DDR3 读写控制实现仿真
分频器设计(1)
数字芯片设计的未来