V
主页
VLSI静态时序分析STA教程9:时钟建立时间概念第二部分
发布人
这段视频是关于静态时序分析(STA)基础知识的第九课。重点是理解建立时间(setup time)。它是前一课的延续,解释了建立时间余量的概念。视频讨论了数据在给定时钟周期内从一个触发器传输到另一个触发器的最大允许时间。通过波形演示了这个概念,并解释了数据如何在时序电路中被捕获。视频还介绍了计算设置余量时的额外组成部分,以提高准确性。它展示了锁存器的内部框图,并解释了库建立时间的概念。使用门和反相器的延迟演示了库建立时间的计算方法。视频强调了在计算建立时间时考虑数据路径和时钟路径的重要性。它还强调了数据到达时间和所需时间在避免设置违规方面的重要性。
打开封面
下载高清视频
观看高清视频
视频下载器
VLSI静态时序分析教程8:时钟建立时间概念第一部分
VLSI静态时序分析教程7:时钟不确定性和时钟单边性
VLSI基于锁存器的集成时钟门控ICG技巧
VLSI静态时序分析教程3:CMOS建模和管脚电容建模
超大规模集成电路VLSI静态时序分析STA教程30:时钟门控检查第一部分
VLSI面试问题脉冲同步器时钟域交汇CDC切换触发器同步快到慢时钟
超大规模集成电路VLSI静态时序分析STA教程37:STA面试问题第二部分
VLSI静态时序分析STA教程6:时钟斜率和时钟偏差第二部分
边缘检测电路逻辑上升沿下降沿正负沿
VLSI静态时序分析STA教程18:理解时序报告第二部分
VLSI静态时序分析STA教程5:时钟斜率和时钟偏差
VLSI静态时序分析教程2:CMOS基础特性和噪声裕度
VLSI静态时序分析教程1:静态时序分析基础
VLSI面试问题时钟域交汇CDC技巧握手同步器
使用 DPA 反制措施行使您的权力
超大规模集成电路VLSI静态时序分析STA教程31:时钟门控检查第二部分
VLSI静态时序分析STA教程17:理解时序报告第一部分
VLSI静态时序分析STA教程15:定义输入输出约束第一部分
同步FIFO先进先出先入先出设计基础详解满和空FIFO
VLSI静态时序分析STA教程4:CMOS切换波形和传输延迟
VLSI面试问题时钟域交汇CDC基础技巧亚稳态MTBF
什么是同步复位和异步复位
集成时钟门控ICG基础时钟门控技巧
FPGA简介第十部分:亚稳态和时钟域交汇
超大规模集成电路VLSI静态时序分析STA教程32:时钟门控检查第三部分
VLSI面试问题复位域交汇RDC技巧如何修复RDC违例
VLSI子系统CDC方法论如何在片上系统SOC级别运行CDC时钟域交汇
超大规模集成电路VLSI静态时序分析STA教程28:跨时钟域的时序第二部分
VLSI静态时序分析STA教程21:建立时间保持时间修复第二部分
UltraScale DSP和时钟功耗下降功能
超大规模集成电路VLSI静态时序分析STA教程34:片上偏差(OCV)第二部分
VLSI静态时序分析STA教程24:半周期路径
FPGA课程7:非阻塞赋值
利用Vivado MIG为UltraScale设计存储器接口和控制器
VLSI面试数字电路使用多路复用器设计实现逻辑门
VLSI静态时序分析STA教程13:定义时序约束
FPGA课程2:使用VIO核测试设计
存储器接口外部时钟设置
UltraScale类ASIC时钟设置
VLSI静态时序分析STA教程20:建立时间保持时间修复第一部分