V
主页
超大规模集成电路VLSI静态时序分析STA教程31:时钟门控检查第二部分
发布人
该视频是VLSI Academy的第31讲,讨论了时钟门控检查。视频开始提到前一个视频介绍了不同类型的时钟门控检查以及如何评估主动高电平时钟门控检查。然而,在时钟感知方面存在问题,这个问题将在本视频中进一步解释。讲师介绍了门控信号和被门控触发器的时钟感知不同的概念。视频随后展示了一个场景,其中CLK A和CLK B都是正沿触发的触发器,但门控信号CLK B由负沿触发的逻辑触发。视频解释了数据只会在CLK A的负沿时被触发,而数据将在CLK B出现正沿时被捕获。通过显示时间报告和波形,说明了数据触发和捕获的窗口。视频最后讨论了建立时间和保持时间要求,并解释了在所呈现的场景中如何满足这些要求。
打开封面
下载高清视频
观看高清视频
视频下载器
VLSI静态时序分析教程2:CMOS基础特性和噪声裕度
超大规模集成电路VLSI静态时序分析STA教程30:时钟门控检查第一部分
超大规模集成电路VLSI静态时序分析STA教程37:STA面试问题第二部分
VLSI静态时序分析STA教程11:标准单元传输延迟
VLSI静态时序分析教程3:CMOS建模和管脚电容建模
VLSI静态时序分析教程1:静态时序分析基础
超大规模集成电路VLSI静态时序分析STA教程29:跨时钟域的时序第三部分
VLSI静态时序分析STA教程17:理解时序报告第一部分
VLSI面试问题时钟域交汇CDC技巧握手同步器
边缘检测电路逻辑上升沿下降沿正负沿
VLSI静态时序分析STA教程18:理解时序报告第二部分
VLSI静态时序分析STA教程13:定义时序约束
VLSI静态时序分析STA教程25:恢复和移除检查
VLSI静态时序分析STA教程10:时钟保持时间概念
VLSI静态时序分析教程8:时钟建立时间概念第一部分
FPGA简介第八部分:存储器和块RAM
VLSI面试问题时钟域交汇CDC基础技巧亚稳态MTBF
VLSI静态时序分析STA教程6:时钟斜率和时钟偏差第二部分
UltraScale类ASIC时钟设置
VLSI静态时序分析教程7:时钟不确定性和时钟单边性
UltraScale部分重配置
VLSI静态时序分析STA教程22:时序例外第一部分
超大规模集成电路VLSI静态时序分析STA教程39:锁存器时间借用
VLSI静态时序分析STA教程12库中的延迟建模
FPGA课程2:使用VIO核测试设计
超大规模集成电路VLSI静态时序分析STA教程32:时钟门控检查第三部分
FPGA课程3:Verilog简介
超大规模集成电路VLSI静态时序分析STA教程28:跨时钟域的时序第二部分
FPGA简介第九部分:锁相环(PLL)和毛刺
对于FPGA初学者来说,如果能够自己编写SDRAM的驱动逻辑,是可以很好地加深对硬件描述语言的应用,对于FPGA的理解会更上一层
VLSI面试数字电路使用多路复用器设计实现逻辑门
VLSI静态时序分析STA教程19:理解时序报告第三部分
VLSI静态时序分析STA教程23:时序例外第二部分
FPGA课程10:将算法移植到硬件
利用Vivado MIG为UltraScale设计存储器接口和控制器
超大规模集成电路VLSI静态时序分析STA教程36:STA面试问题第一部分
Intel Altera Blueprint参考设计第二部分
VLSI静态时序分析STA教程24:半周期路径
超大规模集成电路VLSI静态时序分析STA教程34:片上偏差(OCV)第二部分
VLSI什么是无毛刺时钟多路复用器GFCM电路