京东 11.11 红包
030verilog设计举例（1）
发布人
打开封面 下载高清视频 观看高清视频 视频下载器
...
031verilog设计举例（2）
...
032verilog设计举例（3）
...
033verilog设计举例（4）
...
011verilog中reg和wire的不同点
...
003verilog还是vhdl
...
Verilog模块的设计流程
...
Verilog HDL的建模
...
FPGA设计之流水灯2
...
状态机的三种编码方式
...
009verilog模块的基本构成要素
...
017为什么verilog能支持大型设计
...
015时序逻辑设计要点
...
007verilog模块的编写和验证
...
扩频通信之M序列
...
从原理图到HDL
...
018RAM的verilog模块
...
012Verilog中阻塞与非阻塞
...
D型触发器的verilog代码和Testbench的编写
...
010verilog模块中的信号
...
扩频通信之M序列
...
014FPGA中数字系统的构成
...
状态机cx20220719
...
002top-down设计思想
...
Verilog语法核心 建模介绍
...
FPGA设计中基于状态机的七段数码管实验（VHDL版）
...
008modelsim和quartus的使用
...
下板操作介绍
...
状态机理论
...
设计一个十六位加法器
...
034fpga设计中不同抽象级hdl的模型
...
036fpga设计中顶层测试verilog模块
...
016verilog模块的种类和用途
...
今日学习-Verilog语法简介
...
FPGA的三种建模方式
...
004verilog HDL用处
...
028为什么要设计有限状态机（1）
...
029为什么要设计有限状态机(2)
...
两段式状态机和三段式状态机
...
tb的书写及Modelsim的简单应用
...
Verilog语言的重要性