京东 11.11 红包
007verilog模块的编写和验证
发布人
打开封面 下载高清视频 观看高清视频 视频下载器
...
010verilog模块中的信号
...
018RAM的verilog模块
...
D型触发器的verilog代码和Testbench的编写
...
使用modelsim验证
...
Verilog模块的设计流程
...
003verilog还是vhdl
...
002top-down设计思想
...
020顶层测试verilog模块
...
016verilog模块的种类和用途
...
计时器设计验证1
...
FPGA设计之计时器设计验证2
...
031verilog设计举例（2）
...
032verilog设计举例（3）
...
015时序逻辑设计要点
...
033verilog设计举例（4）
...
008modelsim和quartus的使用
...
036fpga设计中顶层测试verilog模块
...
006verilog中行为级和RTL级
...
014FPGA中数字系统的构成
...
004verilog HDL用处
...
017为什么verilog能支持大型设计
...
Vivado建模验证
...
今日学习-Verilog语法简介
...
电路的测试验证
...
011verilog中reg和wire的不同点
...
021数字逻辑的构成
...
扩频通信之M序列
...
FPGA的基本结构与应用
...
扩频通信之M序列
...
030verilog设计举例（1）
...
FPGA设计之流水灯2
...
状态机cx20220719
...
设计一个十六位加法器
...
028为什么要设计有限状态机（1）
...
012Verilog中阻塞与非阻塞
...
状态机的基本要素，类型，实现
...
从原理图到HDL
...
QuartusII13.1安装破解教程
...
一段式状态机练习
...
基于FPGA的视频帧同步与处理技术