V
主页
京东 11.11 红包
5.4.Verilog实现FIR滤波器改进-Video_1
发布人
基于FPGA/数字IC的数字信号处理课程 主讲人毕业于苏州大学信息与通信工程专业,研究方向为自适应信号处理,就职于恩智浦半导体公司,个人博客:https://blog.csdn.net/zhangningning1996?spm=1000.2115.3001.5343。 本次课程主要讲解常见信号处理算法的FPGA实现,课程代码全部现场编写。
打开封面
下载高清视频
观看高清视频
视频下载器
5.3.Verilog实现FIR滤波器-Video_1
5.7.FIR滤波器作业
5.1.MATLAB实现FIR滤波器-Video_1
5.5.MATLAB实现低速率FIR滤波器
5.2.FIR滤波器时序图设计-Video_1
5.6.Verilog实现低速率FIR滤波器1-Video_1
5.6.Verilog实现低速率FIR滤波器2
6.2.IIR滤波器时序图设计_MyVideo_1
FPGA FM收音机试听
6.3.Verilog实现IIR滤波器_MyVideo_1
3.3.Verilog实现PWM-Video_1
4.3.Verilog实现DDS信号发生器-Video_1
3.2.时序图设计-vedio
4.1.MATLAB实现DDS信号发生器-Video_1
3.1.MATLAB实现PWM
6.1.MATLAB实现IIR滤波器_MyVideo_1
FPGA纯Verilog图像线段检测(硬件实时演示)
4.4.作业-Video_1
线段检测霍夫空间
4.2.DDS波形图-Video_1
FPGA图像处理_双边滤波算法原理和实现
2-1.MATLAB实现素数求和-video
基于AES加解密模块的数字IC全流程设计--DC编译设计
1.课程综述-vedio
3频域概念,信号的频域曲线,系统的频域曲线,
基于AES加解密模块的数字IC全流程设计--DC综合报告以及产生的网表
2-2.素数求和时序图设计-video
《数字IC设计入门》4.3 异步FIFO的设计
《数字信号处理》4小时复习速成资源
FPGA手搓8位CPU内核
隆重推出Eclypse Z7:用于模块化仪器的Zynq-7000 SoC开发板,配备Zmod扩展模块
2-3.素数累加和的Verilog实现.mp4-video
3.4.作业-Video_1
快速上手DDR4(八):AXI4_DDR4_IP设置
2-4.作业-Video_1
在Lemon ZYNQ 主板上运行 PYNQ 3.0.1 的 btns_leds demo ,如果你喜欢玩PYNQ,那你也一定会喜欢这块 Lemon ZYNQ
《数字IC设计入门》4.1 计数器的设计
工科生不可多得的机会 你还不知道FPGA是什么吗?
选择了物联网工程
《数字IC设计入门》4.2 同步FIFO的设计