京东 11.11 红包
5.6.Verilog实现低速率FIR滤波器2
发布人
打开封面 下载高清视频 观看高清视频 视频下载器
...
5.1.MATLAB实现FIR滤波器-Video_1
...
5.7.FIR滤波器作业
...
5.3.Verilog实现FIR滤波器-Video_1
...
5.6.Verilog实现低速率FIR滤波器1-Video_1
...
5.5.MATLAB实现低速率FIR滤波器
...
5.2.FIR滤波器时序图设计-Video_1
...
5.4.Verilog实现FIR滤波器改进-Video_1
...
6.3.Verilog实现IIR滤波器_MyVideo_1
...
6.2.IIR滤波器时序图设计_MyVideo_1
...
3.2.时序图设计-vedio
...
3.3.Verilog实现PWM-Video_1
...
3.1.MATLAB实现PWM
...
6.1.MATLAB实现IIR滤波器_MyVideo_1
...
4.3.Verilog实现DDS信号发生器-Video_1
...
2-1.MATLAB实现素数求和-video
...
线段检测霍夫空间
...
1.课程综述-vedio
...
4.1.MATLAB实现DDS信号发生器-Video_1
...
快速上手DDR4（八）：AXI4_DDR4_IP设置
...
FPGA图像处理_双边滤波算法原理和实现
...
4.2.DDS波形图-Video_1
...
2-2.素数求和时序图设计-video
...
《数字IC设计入门》4.3 异步FIFO的设计
...
《数字信号处理》4小时复习速成资源
...
FPGA FM收音机试听
...
FPGA纯Verilog图像线段检测（硬件实时演示）
...
4.4.作业-Video_1
...
2-3.素数累加和的Verilog实现.mp4-video
...
《数字IC设计入门》4.2 同步FIFO的设计
...
【IC老肖】| Cache性能优化(节选) 多端口Cache与交叉开关CrossBar —— 数字IC设计验证实战项目之多端口Cache设计
...
基于AES加解密模块的数字IC全流程设计--DC综合报告以及产生的网表
...
揭露Kilmu：利用DMA固件圈钱的骗局及其托儿团伙！
...
3.4.作业-Video_1
...
FPGA前景怎么样？
...
fpga与dsp6678进行srio通信
...
快速上手DDR（七）：ZYNQ PS端DDR4 如何配置
...
基于FPGA的QPSK调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
...
【数字信号处理(全集)】华东理工大学万永菁
...
FPGA超高速SDIO驱动模块端口讲解
...
【FPGA课程设计】基于FPGA的信号失真度测量，大学课程设计，毕业设计