V
主页
三态门探究
发布人
内部是模电的电路,直接当作黑箱比较容易
打开封面
下载高清视频
观看高清视频
视频下载器
一种无法综合的语句
乘法器IP
以太网的基础和PHY的详细介绍
4路概率乘法器的思考
北理工4*100
114高速总线_PCIE和PCI总线介绍
从安装到使用,全网最清晰EndNote教程,轻松搞定文献管理!
论文参考文献的引用及自动调整标号顺序的方法
【IC老肖】| Cache基础(1) —— 数字IC设计验证实战项目之多端口Cache设计
不要留到考完再反思的12个共性问题
雅思8分的我是怎么积累地道词汇的|全英
【全93集】我花3W买的高中化学课,高一到高三完整版教程,通俗易懂,干货满满,学完秒变学霸,拿走不谢!!
单端口RAM的testbench
卷积层tb,维度摊平是最难的
忽然觉得只用python做神经网络好容易,只需要拼积木就可以了
考研453|英语89|25考研英语【小三门】速通攻略!高效备考少走弯路!
generate是循环例化之用的东西
带你做成体系,标准化做题步骤【颉斌斌阅读方法】
GPIO控制PS端LED闪缩
verilog实现CNN对MNIST识别(2,乘法器直接用乘号和IP核的资源消耗区别)
float16tofloat32的verilog testbench
CPU流水线原理及verilog实现
从头写snn前向传播1(1):想写verilog,这步必不可少,除非经验十足
卷积滑动窗摊平到1维度后如何计算对应的索引?
Vivado的两种工作模式_使用tcl完成project模式和non_project模式的项目管理
什么情况需要时序约束?— FPGA 的时序分析
物理学家发现π的新公式,意义深远!
利用SOC的PS端实现helloword,集成开发环境VIVADO2018.3(可惜最后没找到USB驱动)
GPIO之按键控制LED
softmax的尝试,没有成功
verilog例化IP核
尝试第一个卷积层的verilog实现,但是写着写着发现荒唐
思考第一个卷积层如何实现
【IC老肖】| Cache替换策略(4) FIFO/LRU/PLRU —— 数字IC设计验证实战项目之多端口Cache设计
跑仿真没有进度条就好像不加进度条就跑仿真
测试verilog卷积层前matlab的准备,编纂一个合适的测试案例
verilog实现乘累加器,道阻且长
将SNN网络的权重写入COE文件
一战上岸985的顶级心态|可实践方法论|心态修炼|考研方法
快速上手DDR3(五):DDR3分块转置(下)