一种无法综合的语句
发布人
打开封面 下载高清视频 观看高清视频 视频下载器
...
区区几个卷积层，综合了1个小时也没有结果
...
池化verilog探究
...
verilog行缓存1
...
这年头谁还自己化简卡诺图啊
...
GPIO控制PS端LED闪缩
...
要什么for循环，要有整体思维
...
微波无源电路简单介绍
...
搞了一上午，终于把神经网络跑通
...
芯片流水线设计思路分享
...
组合逻辑与时序逻辑的verilog基本实现手段（hdlbits例题）
...
三目运算、if_else实现二路选择器
...
看来AI写verilog还是错误很多，远不如写python的正确率高，这也是没办法的事情
...
流水线控制冒险原理与verilog实现（结构冒险与数据冒险）
...
FPGA
...
雷达技术发展与应用
...
32位半精度乘法器tb、
...
组合逻辑assign,always
...
FPGA流水灯
...
北理工通信工程居然有90门课
...
float16tofloat32的verilog testbench
...
hdlbits，verilog减法器的实现
...
将数据集的数据导入BROM中，并例化IP核
...
一个不怕任何事的顶级思维：「没有失败，只有反馈」
...
“上善若水”新译——这世上最厉害的技巧就是水文章
...
论文参考文献的引用及自动调整标号顺序的方法
...
组合电路浅显练习
...
【预告片】大学生手搓的BAJA赛车有多好玩？
...
Q&A：为什么我选择读博而不是工作？
...
张八最费解的一道概率题目个人解读（前世今生）
...
教育部规定严禁使用境外教材！正在备考的人懵了，IB真的要大变天了吗...
...
ofdm编码探究
...
学历会是“孔乙己”脱不下的长衫吗？学历贬值的时候下，双非研究生有必要多吗？是否要坚持读下去呢？
...
从头写snn前向传播1（1）：想写verilog，这步必不可少，除非经验十足
...
FPGA识别MNIST（2）：只用numpy复现网络，因为定点化后数据太大，pytorch不支持这么大的数据
...
腿姐10.27背诵手册带学
...
FPGA识别MNIST（10）：卷积层地址的控制模块
...
准确率堪忧，不知道哪里错了
...
FPGA识别MNIST（22）：verilog把数据写入TXT比python麻烦的多
...
道路艰难，替换为relu后，后续池化层又出了问题，这到底是仿真器的问题，还是这个项目代码有问题，总归不是我的问题
...
如何一天写完文献综述？直接抄就好了！保姆级写作思路+万能模版+写作案例，研究生/博士生一定要收藏！