V
主页
Al Wood (YosysHQ)
发布人
转自 https://www.youtube.com/watch?v=hX3MStkfY9k 00:00 Introducing Al 01:26 Discovering Yosys 02:51 Lattice hx8k 04:58 OSHUG 05:47 The Coal Hole 06:15 OSHcamp workshop 06:55 Blackice memory & co-processor 07:34 FTDI tax 11:30 Raspberry Pi as programmer 13:5
打开封面
下载高清视频
观看高清视频
视频下载器
贝叶斯优化的局限性
不同的 AI 工具
kotaemon + GraphRAG
统计静态时序分析(SSTA)
如何在 AI 时代中准备课程
在 Gitpod 🍊上安装 F4PGA 工具链
【搬运】FPGA Timing Optimization: Timer Example [CxkkZFIKGU4]
【搬运】What is a Clock in an FPGA? [htwlb-DuEK8]
【搬运】"Giving Students A Byte of Open-Source: Advancing Hardware Education"
共轭梯度法,你真的学会了吗?
【搬运】FPGA Timing Optimization: Timer Example OLD [sqXiR0RHgTA]
Spectral factorization 在最小相位滤波器设计中的应用
Max-min fairness 策略
Perplexity Pro Search
实测 Codestral 代码生成模型
【搬运】"Chisel 6 and beyond" - Jack Koenig (Latch_2024) [A5iz6mnPNW4]
实测用 Codestral 帮我写一些 SystemVerilog
【凸优化】当凸优化遇上网络流(6)
异构计算,何时才能 one ring to rule them all?
再谈 AI 绘图
【FPGA硬件设计教程】布局布线第一期
【网络流】hidden assumptions
SystemVerilog 的软硬二象双重性
【新书介绍】Advanced Digital System Design
Open Source FPGA tool flow part 1: yosys
EDA逻辑综合中的 NPN Boolean matching
Debugging 💀
FPGA 布线算法
"醉里挑灯看剑"在 Luma AI 是个什么鬼?
FPGA架构探索
Suno 作曲 ♬,秘塔AI 作词,Suno 主唱 🎤
用硬件实现数值分析算法
时钟偏差调度(1)
【搬运】From top to Transistors: opensource Verilog to ASIC flow [Q99vxvszktI]
Useful skew 设计流程为何难以实施?(1)
少女梁红玉击鼓退宋兵,看 AI 如何打酱油
【转载】Entering a New Era with EDA 2.0 and AI-driven electronic system design
快速上手DDR3(五):DDR3分块转置(下)
Rectilinear vs. Euclidean
Opensource ASIC flow