V
主页
基础课程试听 31 IIC驱动代码编写、三态门设计
发布人
基础课程试听 31 IIC驱动代码编写、三态门设计。
打开封面
下载高清视频
观看高清视频
视频下载器
19.LTC2386-16 ADC芯片LVDS接口驱动代码编写
FPGA高速接口设计之8B/10B、64B/66B编码分享;GT设计架构分享
FPGA基础课程试听部分:54课 8通道同步采集卡项目:AD采集模块完善之第一课
FPGA基础课程:17 手撕SPI总线驱动、TimeGen画波形
FPGA第一阶段基础课试听:64 SDRAM设计:SDRAM编码完善(列地址、任意突发长度),仿真文件如何编写?
深入FPGA底层设计系列-UDP架构设计:04-手撕PHY芯片初始化代码之第二集
FPGA第一阶段基础课程试听:多通道采集卡系统-项目简介与项目需求介绍
FPGA高速接口JESD204B-02:204B接口的ADC如何与FPGA连接
08 如何科学设计FPGA : 手撕AXI后续,自写AXI接口仿真验证
FPGA第一阶段基础课程:84 以太网设计:手撕动态ARP维护表模块
别再学按键精灵和易语言了 python可以直接用中文编写脚本了
FPGA第一阶段基础课程试听:100 三速以太网:千兆、百兆、十兆三速自适应代码编写、上板测试
FPGA设计技巧:使用Bcompare进行不同版本代码比较、不同版本工程合并技巧
05.第二阶段进阶课:使用BD框图完成DDR3多通道读写设计
05如何科学设计FPGA:VIVADO中的时序约束和分析以及进阶技巧
深入FPGA底层设计系列-UDP架构设计A1:UDP、以太网基础知识
27 modelsim技巧:修改代码后不需要重新启动modelsim
02:如何科学的设计FPGA:RTL代码的逻辑级数
高速接口系列:AURORA使用方式与channel up拉低断链情况讨论
FPGA高速接口系列视频:1. SRIO接口简介
06 如何科学的设计FPGA:实现AXI总线自由之AXI解读
ZYNQ平台LWIP协议栈TCP客户端代码分享:30_1 LWIP TCP Client 客户端代码讲解
FPGA高速接口JESD204B-05:JESD204B中的LMFC、RBD以及Xilinx平台的204B仿真
FPGA高速接口 40 GT高速收发器PHY层发送模块设计1
12.如何科学设计FPGA系列:Xilinx FPGA的GT收发器的时钟架构 GTX GTH
03:如何科学设计FPGA系列:Xilinx复位机制与跨时钟域处理
05.第二阶段进阶课:AXI-LITE总线代码实现
FPGA直播分享第二场:AXI Stream跨时钟域模块设计
FPGA第二阶段进阶课:课程导读与课程大纲介绍
11.如何科学设计FPGA系列:Xilinx FPGA的GT收发器 GTX GTH SERDES
FPGA第一阶段基础课试听:DDR设计之AXI接口的MIG核上板实战
深入FPGA底层设计系列-FIFO架构设计:01-FIFO架构和设计技巧解读1
CORDIC算法硬件FPGA实现4:Verilog代码编写
13 UART最终课:过采样、接收时钟纠正、uart模块优化、成熟通用模块超低误码率
44 FPGA第二阶段教程:LFSR 斐波那契 伪随机码生成模块设计
02.第二阶段进阶课:解读FPGA与ZYNQ之间的故事与SOC系统发展
深入FPGA底层设计系列-UDP架构设计:01-phy芯片的MDIO时序详解
8 FPGA第一阶段基础课程:UART串口第一课:协议讲解、架构规划试听
03.第二阶段进阶课:ZYNQ入门第一关---ZYNQ(SOC)架构解读
01:如何使用数电思维,科学的进行FPGA设计。