17. Quartus II实现十进制加法计数器（0~99）教程（Verilog HDL版)
发布人
打开封面 下载高清视频 观看高清视频 视频下载器
...
15. Quartus II实现十进制加法计数器教程（原理图文件版)
...
【Quartus】教你10分钟完成60进制带复位、清零、置数的计数器
...
14. Quartus II实现十进制加法计数器教程（Verilog HDL语言版)
...
Quartus 18.1 基本操作 Quartus 18.1联合modelsim仿真 入门教程
...
13. Quartus II实现十进制加法计数器教程（VHDL语言版本）
...
1. 4分钟入门quartus ii——创建工程教程
...
VHDL语言--十进制计数器程序调试
...
FPGA之数码管基础2.显示0--9计数
...
4. 6分钟学会Quartus II实现4位加法器教程
...
十进制加法器Multisim仿真数电设计
...
基于51单片机的两位数码管0-99计数器显示
...
0-99 计数器
...
Quartus软件实现0_9计数器
...
18. Quartus II实现-共阴极数码管-十进制加法计数器教程（Verilog HDL语言版)
...
用Quartus实现四选一VHDL编程+波形仿真
...
VHDL实现动态数码管显示，FPGA实验与仿真，Quartus Ⅱ联合Modelsim仿真，SmartSOPC+EP3C55F48
...
23.模60BCD码加法计数器(0~59)同步触发方式教程（原理图版本)
...
5.1Quartus II原理图编辑与仿真
...
基于Multisim的计数器74LS160构成的24进制计数器设计与仿真
...
Multisim-74161实现60进制计数器
...
数字电子钟--60进制计数器
...
用74161设计大于16进制的计数器（期末速成）
...
用Quartus ll 仿真任意进制(有限制)的加减计数器
...
21.quartus II 实现7人表决器教程（verilog hdl版）
...
十进制加法计数器
...
17. VHDL - 数字钟（BCD60计数器）
...
25. 模10BCD码加法计数器(0~9)基于74160的实现教程（原理图版本)
...
8. 8位加法器仿真波形设置及分析教程
...
Quartues软件，Verilog HDL 程序法完成23-59计数器
...
3. 10分钟学会 Quartus II 和 modelsim 联合仿真教程
...
利用QuartusⅡ13.0实现12进制计数器
...
22.quartus II 实现分频器教程（verilog hdl版）
...
数电和Verilog-时序逻辑实例三：计数器
...
Verilog HDL期末速成（1）-基础知识
...
Verilog-实验七 电子计时秒表
...
数电大作业_基于QUARTUS II原理图设计的多功能数字时钟
...
Quartus软件实现0_15计数器，包含步长变化
...
【数电】两位十进制加法运算电路（含Multisim仿真和报告）
...
16. Quartus II同时实现加减法教程（原理图文件版)
...
24. 模60BCD码加法计数器(0~59)异步触发方式教程（原理图版本)