V
主页
13. Quartus II实现十进制加法计数器教程(VHDL语言版本)
发布人
这里是EDA技能提升训练营,主要投放一些EDA工具的使用方法以及如何基于这些EDA工具进行项目的开发。我们的关键词是EDA技术、EDA项目、与EDA相关的数字电路知识等。 有计划学习EDA的小伙伴们,让我们一起learning~ EDA技术、EDA项目、与EDA相关的数字电路知识
打开封面
下载高清视频
观看高清视频
视频下载器
17. Quartus II实现十进制加法计数器(0~99)教程(Verilog HDL版)
15. Quartus II实现十进制加法计数器教程(原理图文件版)
14. Quartus II实现十进制加法计数器教程(Verilog HDL语言版)
VHDL语言--十进制可逆计数器程序
quartusII软件基本操作(VHDL输入及功能仿真)
16位计数器 仿真及实物视频
十进制两位计数器
19. VHDL - 数字钟(顶层设计仿真)
74190用multisim仿真加减计数器
(数字电子)集成十进制加、减计数器CT74LS192
同步十进制计数器,74LS160,74LS162,74LS192
0. 7分钟学会 Quartus II 安装及破解教程
VHDL实现动态数码管显示,FPGA实验与仿真,Quartus Ⅱ联合Modelsim仿真,SmartSOPC+EP3C55F48
12. 10分钟学会利用quartus ii设计嵌入式锁相环教程
【数电】两位十进制加法运算电路(含Multisim仿真和报告)
和你一起学数字电路——Quartus软件实现74161级联24进制计数器(195——218)
verilog HDL实现4位加法器
8. 8位加法器仿真波形设置及分析教程
【VHDL】 复习课(1)
Multisim 仿真十进制集成计数器
数字电路-53-74LS161设计十进制计数器-置数法
19. quartus II 实现8位减法器教程(原理图版)
【数字电路】异步时序电路设计(二)十进制减法计数器
Quartus软件实现0_9计数器
24. 模60BCD码加法计数器(0~59)异步触发方式教程(原理图版本)
VHDL语言--十进制计数器波形分析
VHDL语言--十进制计数器程序调试
Quartues软件,Verilog HDL 程序法完成23-59计数器
十进制加法器Multisim仿真数电设计
16. Quartus II同时实现加减法教程(原理图文件版)
CH1_V2421码加法(两个四位二进制加法的VHDL)设计
数字逻辑设计/数电/曾洁/参考试题2第8题/74163芯片/同步清零/同步计数/设计模14计数器
Verilog HDL程序法完成10分频
四位全加器VHDL
18. Quartus II实现-共阴极数码管-十进制加法计数器教程(Verilog HDL语言版)
logisim,quartus实现模为60的BCD码计数器
Quartus库元件实现4位加法器,总线型更加省时间
用Quartus II和Verilog HDL语言实现一位全减器和8位全减器
23.模60BCD码加法计数器(0~59)同步触发方式教程(原理图版本)
VHDL实现LED流水灯FPGA实验与仿真,Quartus Ⅱ联合Modelsim仿真(上),SmartSOPC+EP3C55F484C8