V
主页
【Cadence NCLaunch】Functional Design and Verification Introduction
发布人
转自https://www.youtube.com/watch?v=GcuxYosI6-M Steps of functional design and verification using Verilog HDL in nclaunch of cadence have been demonstrated in short.
打开封面
下载高清视频
观看高清视频
视频下载器
【Cadence/Liberate】K库/时序库提取简介/LIB file generation
【Cadence SimVision】Simvision Debug Introduction
【IC仿真工具】Cadence Virtuoso Tutorial (Inverter-based)
【79P】集成电路测试与验证/VLSI Testing Introduction
【IC仿真工具】HSPICE简介
顶级985北京大学微电子硕士,在大厂工作的薪资情况。
【张雪峰】你要能保研到复旦微电子,你妥了,你全家妥了,几辈子都妥了
SOC design-Memory【SRAM】【DRAM】【Flash program erase】【NVM】
张雪峰:你要能保到复旦微电子专业,你全家几辈子都妥了
鉴定完毕,北化通知书真的是碳纤维,水火不侵
【DIY】两天DIY出来的激光雕刻机-基于Arduino
【数字IC/FPGA秋招八股】多bit信号跨时钟处理——握手同步
9.4 A 182.3dB FoMs 50MSs Pipelined-SAR ADC using Cascode Capacitively Degenerate
【IC】狂妄者
【数字IC,FPGA知识点】多bit的跨时钟域处理-dmux
【双语字幕】RISC-V 架构介绍 An Introduction to the RISC-V Architecture
7.4 A A 0.027mm2 5.6-7.8GHz Ring-Oscillator-Based Ping-Pong Sampling PLL Scorin
9.3 A 71dB SNDR 200MHz BW Interleaved Pipe-SAR ADC with a Shared Residue Integra
来赤矢了
9.7 A 94.3dB SNDR 184dB FoMs 4th-Order Noise-Shaping SAR ADC with Dynamic-Amplif
【Intel】【英字】FPGA设计入门/ How to Begin a Simple FPGA Design
10.3 A 7GHz Digital PLL with Cascaded Fractional Divider and Pseudo-Differentia
7.1 A 2.69pJb 212Gbs DSP-Based PAM-4 Transceiver for Optical Direct-Detect Appli
【数字IC/FPGA秋招八股】异步FIFO手撕代码
输一把睡觉和赢一把睡觉,哪个胜率高?
工作要求越来越高,工资收入越来越低!学历内卷还是技能内卷?
7.6 A 112Gbspin Single-Ended Crosstalk-Cancellation Transceiver with 31dB Loss C
【数字IC/FPGA秋招八股】异步FIFO设计原理
立创EDA从原理图到PCB绘制简易全过程
集成电路考研怎么做?这三个能力建议掌握
《数字IC设计入门》3.9 内建功能函数
为什么下了班还得学习
【Intel】【英字】VHDL基础/ VHDL Basics
超强国产EDA 不用破解登陆就能使用
[中英畅享][section 40]二极管小信号模型(个人认为最透彻的半导体物理)
drsa 2绊脚石一命秒杀
10.2 A 5.5μs-Calibration-Time, Low-Jitter, and Compact-Area Fractional-N Digital
𝑨 𝑵𝒐𝒓𝒎𝒂𝒍 𝑫𝒂𝒚 @ 𝑺𝑼𝑺𝑻𝒆𝒄𝒉
10.9 A 23.2-to-26GHz Sub-Sampling PLL Achieving 48.3fsrms Jitter, −253.5dB FoMJ
24届华东师范大学906半导体物理之经验分享