V
主页
【Cadence SimVision】Simvision Debug Introduction
发布人
https://www.youtube.com/playlist?list=PLYdInKVfi0KYzCjnkgRgDXFJcKyQRz6eM Introduction to the core capabilities of the SimVision Debug Solution. The series focuses on a number of the key debug features that support various debug flows (RTL, Testbench, Sys
打开封面
下载高清视频
观看高清视频
视频下载器
【Cadence/Liberate】K库/时序库提取简介/LIB file generation
【IC仿真工具】Cadence Virtuoso Tutorial (Inverter-based)
【Cadence NCLaunch】Functional Design and Verification Introduction
成电832微电子器件第一次课
【IC仿真工具】HSPICE简介
【数字IC/FPGA秋招八股】多bit信号跨时钟处理——握手同步
7.3 A 224Gbs 3pJb 40dB Insertion Loss Transceiver in 3nm FinFET CMOS
立创EDA从原理图到PCB绘制简易全过程
7.6 A 112Gbspin Single-Ended Crosstalk-Cancellation Transceiver with 31dB Loss C
芯片内部程序的运行过程
9.9 A 2.72fJconv 13b 2MSs SAR ADC Using Dynamic Capacitive Comparator with Wide
25届微电子、IC秋招情况如何?实时汇报
猛猛学Setup Time and Hold Time of Flip Flop Explained
MOS管版图,改变电压来控制电流— 认识模拟版图
AI Hardware
手把手教你搭建数字IC EDA环境(五) : 安装VCS和Verdi
版图设计中的连接线 — 认识模拟版图
【数字IC/FPGA秋招八股】异步FIFO手撕代码
7.4 A A 0.027mm2 5.6-7.8GHz Ring-Oscillator-Based Ping-Pong Sampling PLL Scorin
【数字IC/FPGA秋招八股】异步FIFO代码调试与分析
【数字IC/FPGA秋招八股】异步FIFO设计原理
9.3 A 71dB SNDR 200MHz BW Interleaved Pipe-SAR ADC with a Shared Residue Integra
模拟版图入行基础知识-认识mos管
7.8 A 69.3fs Ring-Based Sampling-PLL Achieving 6.8GHz-14GHz and -54.4dBc Spurs U
【数字IC,FPGA知识点】多bit的跨时钟域处理-dmux
7.1 A 2.69pJb 212Gbs DSP-Based PAM-4 Transceiver for Optical Direct-Detect Appli
【Intel】【英字】VHDL基础/ VHDL Basics
7.7 A 2.16pJb 112Gbs PAM-4 Transceiver with Time-Interleaved 2b3b ADCs and Unbal
大佬们,这个板子有什么问题吗,求指教,这是没铺铜的
芯片测试的方法
直博电赛大神分享比赛经验!本科50%在实验室,半夜2:30叫醒宿管阿姨开门
芯片工程师的一天是怎么过的
离某些专家远一点
10.3 A 7GHz Digital PLL with Cascaded Fractional Divider and Pseudo-Differentia
《数字IC设计入门》3.17 task的使用
认识MOM/MIM电阻 — 认识模拟版图
10.8 A 281GHz, −1.5dBm Output-Power CMOS Signal Source Adopting a 46fsrms Jitter
【新思小课堂】【HAPS】MDM下如何使用DynamicForce
【张雪峰】你要能保研到复旦微电子,你妥了,你全家妥了,几辈子都妥了
【双语字幕】RISC-V 架构介绍 An Introduction to the RISC-V Architecture