京东 11.11 红包
P9 七段数码管译码器设计（Verilog HDL实例）
发布人
打开封面 下载高清视频 观看高清视频 视频下载器
...
实验02-七段数码管
...
Verilog之38译码器
...
Verilog实验二——3-8译码器的实现
...
七段显示译码器及应用
...
Verilog实验三 数字选择器和七段码译码器
...
EDA技术实用教程——Verilog HDL版（杭电老师：黄继业 潘松 编著）
...
Logisim实验-七段数码管显示驱动
...
七段数码管绘制讲解
...
实验2 7段数码管译码设计
...
Verilog HDL如何进行仿真-实例演示
...
组合电路Verilog设计(门电路,译码器,编码器)
...
数字电路之38译码器Verilog表示
...
[数字电路]74LS48显示译码器电路
...
Quartus Prime第一个工程的建立+点亮LED+点亮七段数码管操作全流程
...
七段数码管显示简单字符 仿真
...
数字电子技术基础 4.5 显示译码器
...
七段数码管的绘制
...
Multisim-优先编码器74147和七段数码管译码器7448
...
基于EDA技术实现显示译码器
...
P22 七段数码管译码器（Verilog HDL实例）
...
18. Quartus II实现-共阴极数码管-十进制加法计数器教程（Verilog HDL语言版)
...
FPGA之数码管基础3.动态显示1234
...
七段数码管译码器视频
...
P2 Verilog HDL 4位数字计数器（Verilog HDL 实例）
...
Verilog零基础入门
...
7段数码管驱动电路（真值表设计）【计算机组成原理-实验】
...
P19 38译码器的实现（Verilog HDL实例）
...
七段数码管
...
用Quartus实现四选一VHDL编程+波形仿真
...
Digilent Basys 3系列-FPGA设计实例-03 基于Verilog的七段数码管实验
...
数电和Verilog-时序逻辑实例三：计数器
...
P20 83优先编码器(Verilog HDL实例)
...
17. Quartus II实现十进制加法计数器（0~99）教程（Verilog HDL版)
...
和你一起学数字电路——Quartus实现74248显示译码器功能仿真
...
P10 casez的使用（Verilog HDL实例）
...
11_6_基于Verilog HDL实现三人表决器
...
cd4511七段共阴数码管译码器的基本使用讲解
...
VHDL实现动态数码管显示，FPGA实验与仿真，Quartus Ⅱ联合Modelsim仿真，SmartSOPC+EP3C55F48
...
三天入门verilog速成
...
Verilog-实验五 LED动态扫描显示驱动电路