V
主页
19. VHDL - 数字钟(顶层设计仿真)
发布人
数字钟整体设计: 顶层计数功能,进位信号的级联; 整体仿真,观察进位信号; RTL-Viewer分析; 4-7译码器代码讲解。
打开封面
下载高清视频
观看高清视频
视频下载器
1. VHDL - 半加器设计
quartusII软件基本操作(VHDL输入及功能仿真)
Quartus软件--乘法模块的设计
17. VHDL - 数字钟(BCD60计数器)
15. VHDL - 有限状态机
Quartus II仿真步骤
第16章 数字钟设计
FPGA | 密码锁、饮料机、数字时钟和呼吸灯等设计分享与讲解(附程序代码)
VHDL实现动态数码管显示,FPGA实验与仿真,Quartus Ⅱ联合Modelsim仿真,SmartSOPC+EP3C55F48
【完整版】电子钟+校时+闹钟+整点报时功能(含Multisim仿真和报告)
logisim,quartus实现数字秒表
VHDL极简入门
Quartus生成原理图
VHDL教学4计时器
13. VHDL - 计数器(IF嵌套、BUFFER使用)
VHDL与Verilog HDL编程的FPGA电子钟支持ESP32的网络校准
数电实验大作业 时钟计时器设计仿真模拟全过程
【交通灯系统】数字电子-Quartus+proteus仿真【b站独家】
FPGA数字钟效果展示(附代码)
Quartus仿真教程及原理图绘制
【Quartus】教你10分钟完成60进制带复位、清零、置数的计数器
2. VHDL- 24译码器
16. VHDL - 流水灯控制
18. VHDL - 数字钟(BCD24计数器)
[数字钟] veriloghdl 语言 DE2-115开发板 Quartus 18软件
verilog简易数字钟的设计
多功能数字电子钟(包含正常计时、整点报时、校时、定时闹钟和秒表功能)
Quartus使用视频4-层次化设计-时序仿真
12. VHDL - m序列发生器
【EDA课程设计-数字秒表】基于Altera DE2-115开发板的RTL原理图的数字秒表
数字钟——时钟的设计
Quartus II使用教程,VHDL基本使用操作
Quartus仿真教程
基于FPGA用Quartus画原理图的方式实现电子时钟
用Quartus实现四选一VHDL编程+波形仿真
4. VHDL - N位4选1选择器(参数化设计)
基于FPGA的设计,vivado数字钟,炒鸡简单,仿真验证
FPGA设计实践—编码译码电路、流水灯、数字钟
VHDL语言--彩灯控制器
有时、分、秒可以实现校时的完整数字钟电路仿真