V
主页
基于FPGA的QPSK调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
发布人
基于FPGA的QPSK调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
打开封面
下载高清视频
观看高清视频
视频下载器
m基于FPGA的16QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步——vivado版本
基于FPGA的8PSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
基于FPGA的2FSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
m基于FPGA的QPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——quartusii版本
基于FPGA的4ASK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
m基于FPGA的Hamming汉明编译码verilog实现,包含testbench测试文件,不使用IP核
m基于OFDM+QPSK和turbo编译码以及LS信道估计的无线图像传输matlab仿真,输出误码率曲线,并用实际图片进行测试
m基于FPGA的8PSK调制解调系统verilog实现,包含testbench测试文件
m基于FPGA的217卷积编码维特比译码verilog实现,包含testbench不使用IP核
m基于FPGA的64QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步——vivado版本
基于FPGA的16QAM调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
基于FPGA的16PSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
m基于FPGA的MPPT最大功率跟踪算法verilog实现,包含testbench
m基于16QAM软解调和LDPC信道编译码的通信链路误码率仿真
基于FPGA的4FSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
基于FPGA的QPSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
基于FPGA的BPSK数字平方环载波同步verilog实现,包含testbench
基于FPGA的BPSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
m基于FPGA的桶形移位寄存器verilog实现,包含testbench——vivado版本
m基于CCSDS标准的LDPC编码器的FPGA实现,包含testbench,码长1024,码率0.5
基于FPGA的2ASK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
m基于FPGA的高斯白噪声信道模拟系统verilog实现,包含testbench,可以配置不同的SNR和频偏
m基于FPGA的带相位偏差QPSK调制信号相位估计和补偿算法verilog实现,包含testbench
基于FPGA的256QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
m基于BP译码算法的LDPC编译码matlab误码率仿真,对比不同的码率
m基于FPGA的通信数据帧加扰解扰verilog实现,包含testbench——vivado版本
基于FPGA的16QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
m基于FPGA的DQPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——quartusii版本
m基于FPGA的2ASK调制解调系统verilog实现,包含testbench测试文件
Ultrabase:用于 Xilinx AMD Zynq Ultrascale+ FPGA SOC SOM 的开源 Ultrazed PCIe 载板
m基于MATLAB数字调制解调系统仿真,包括ASK,FSK,DPSK以及MDPSK,并对比误码率曲线
m基于FPGA的AGC自适应增益控制系统verilog实现,包含testbench——vivado版本
基于星座图整形方法的QAM调制解调系统MATLAB误码率仿真,对比16,32,64,256四种QAM调制方式
FPGA手搓8位CPU内核
m基于FPGA的各类存储器纯Verilog实现,包含testbench,包括RAM,SRAM等
基于FPGA的A律压缩解压缩verilog实现,包含testbench
基于FPGA的1024QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
m基于FPGA的QPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——vivado版本
FPGA FM收音机试听
m基于FPGA的4ASK调制解调系统verilog实现,包含testbench测试文件