V
主页
数字电路、FPGA和Verilog实现【数电】【FPGA】【组合逻辑】【时序逻辑】【三人表决器】【卡诺图】【竞争冒险】【编码器】
发布人
锆石科技 数字电路、FPGA和Verilog实现【数电】【FPGA】【组合逻辑】【时序逻辑】【三人表决器】【卡诺图】【竞争冒险】【编码器】,图文并茂,讲解清晰,配套文档和代码联系博主。
打开封面
下载高清视频
观看高清视频
视频下载器
Quartus中基础IP核的使用讲解【PLL】【ROM】【RAM】【FIFO】【FPGA】
FPGA数字频率计实验(频率测量原理与编程实践)
Quartus软件使用讲解、SignalTap使用讲解【小白入门】【FPGA】【Verilog】【电子设计】
FPGA 时序收敛
【FPGA硬件设计教程】布局布线第一期
第19-21讲 Vivado时序约束分析、资源消耗与扇出分析
FPGA设计分享:TCP协议栈Verilog实现之浅谈
2024 FPGA竞赛-易灵思选题指南
【FPGA探索者】+【FPGA设计基础之FSM有限状态机序列检测】+【FPGA/Verilog初学者必备】+【笔试面试必备】
时序约束的基本作用是什么?— FPGA 的时序分析
SDK篇_58~62_AXI接口简介【Xilinx】+【Vivado】+【AXI4总线】+【FPGA】
FPGA数字信号处理——Vivado DDS信号发生器(1)【FPGA】+【DDS】+【Vivado】+【FPGA探索者】
从Coffe看FPGA架构探索
Verilog刷题58题汇总——FPGA数字IC笔试题目+面试手撕代码题目
第12讲 Vivado时序分析XDC
CORDIC算法硬件FPGA实现3:Qt平台C++编写图形化Cordic算法调试工具
【天线阵列&波束成形】大师班:基于FPGA的雷达和无线系统波束成形算法实现(中文)
SDK篇_63~64_自定义IP核-AXI接口【FPGA】+【Vivado】+【自定义IP】
[转载]基于FPGA的YOLO算法从入门到精通
FPGA数字IC的Verilog刷题进阶版32-流水线乘法器.mp4
IC-FPGA设计概述
Xilinx FPGA数字信号处理_何宾老师
Cordic算法硬件FPGA实现2:知识回顾、边界问题、代码流程图
FPGA数字信号处理(2)——Vivado查表法实现DDS信号发生器【FPGA】+【DDS信号发生器】+【查表法】+【FPGA探索者】
2024 FPGA竞赛-易灵思开发板选型
数字逻辑综合实践中文讲解【启芯】【数字IC】【DC综合工具】【VIM】
什么情况需要时序约束?— FPGA 的时序分析
SDK篇_65~66_AXI4总线读写DDR【ZYNQ】+【FPGA】+【DDR】
FPGA数字IC牛客网Verilog刷题21-FSM有限状态机时序逻辑(1)
FPGA数字IC牛客网Verilog刷题进阶版08-非整数倍数据位宽转换24to128
FPGA数字IC的Verilog刷题进阶版33-Verilog交通灯
FPGA图像处理四部曲
FPGA数字IC牛客网Verilog刷题03-奇偶校验
FPGA数字IC芯片设计求职必备-同步FIFO详解
米联客ZYNQ教程S02_CH01~03_SDK初探、MIO测试、EMIO测试【ZYNQ】【FPGA】【Vivado】
FPGA图像采集卡——让数据传输更稳定、更智能
FPGA时序优化八大忠告
FPGA数字IC牛客网Verilog刷题进阶版06-串并转换
IC-FPGA基本元件(7)--异步FIFO设计
FPGA工程师薪资待遇大揭秘