FPGA数字信号处理（2）——Vivado查表法实现DDS信号发生器【FPGA】+【DDS信号发生器】+【查表法】+【FPGA探索者】
发布人
打开封面 下载高清视频 观看高清视频 视频下载器
...
FPGA数字信号处理（3）AM调制解调、DSB调制解调【FPGA】【Vivado】【通信原理】【数字信号处理】【matlab】【FPGA探索者】
...
Xilinx FPGA数字信号处理_何宾老师
...
FPGA数字信号处理（4）FIR滤波器设计【Matlab】【FPGA】【数字信号处理】【FIR数字滤波器】【FPGA流水线】【数字通信】【FPGA探索者】
...
FPGA数字频率计实验（频率测量原理与编程实践）
...
SDK篇_58~62_AXI接口简介【Xilinx】+【Vivado】+【AXI4总线】+【FPGA】
...
Verilog刷题58题汇总——FPGA数字IC笔试题目+面试手撕代码题目
...
2025通信考研《数字信号处理》强化课程|程佩青数处
...
Linux篇_14~17_Linux应用程序开发【ZYNQ】+【Linux】+【Vivado】+【FPGA】
...
SDK篇_63~64_自定义IP核-AXI接口【FPGA】+【Vivado】+【自定义IP】
...
第19-21讲 Vivado时序约束分析、资源消耗与扇出分析
...
第12讲 Vivado时序分析XDC
...
米联客ZYNQ教程S02_CH07~09_中断处理【PL中断】【定时器中断】【UART串口中断】【Vivado】【SDK】【FPGA】
...
【数字IC/FPGA秋招八股】多bit信号跨时钟处理——握手同步
...
Linux篇_18~26_U-Boot及ZYNQ启动流程【ZYNQ】+【UBoot】+【FSBL】
...
数字电路、FPGA和Verilog实现【数电】【FPGA】【组合逻辑】【时序逻辑】【三人表决器】【卡诺图】【竞争冒险】【编码器】
...
第10讲 Vivado的IO端口和时钟的物理约束、设计技巧
...
SDK篇_50~52_基于BRAM的PS和PL数据交互（BRAM Controller）
...
Linux篇_3~11_PetaLinux安装与使用、Ubuntu与Windows之间文件互传【petalinux】+【ZYNQ】+【FPGA】+【Vivad】
...
UART和RS485串口通信原理与实践（ZYNQ、Vivado）
...
FPGA数字IC牛客网Verilog刷题进阶版05-信号发生器
...
【经验分享】+【Verilog序列产生】+【FPGA探索者】
...
斑梨 | 高端！【39元入门】Linux/FPGA如何选，他们有哪些特点?
...
SDK篇_36~39_ZYNQ定时器中断（Vivado）
...
FPGA设计分享：TCP协议栈Verilog实现之浅谈
...
FPGA以太网协议栈__ARP模块(交流群 838607138)
...
FPGA(PL+PS)代码讲解
...
第1讲 使用Vivado相关软件设计FPGA的流程
...
SDK篇_67~71_ZYNQ中AXI DMA简介与使用【ZYNQ】+【DMA】+【Vivado】
...
Verilog的关键问题解惑【FPGA】【数字电路】【Verilog】【模块化设计】【状态机】【锁存器】【阻塞赋值】【代码风格】
...
Verilog语法篇_Verilog简介、程序框架、高级知识点与状态机
...
SDK篇_31~35_UART串口中断-UART控制器简介与编程
...
第9讲 Xilinx Vivado编程与调试(集成逻辑分析仪ILA使用)
...
SDK篇_65~66_AXI4总线读写DDR【ZYNQ】+【FPGA】+【DDR】
...
【FPGA探索者】+【FPGA设计基础之FSM有限状态机序列检测】+【FPGA/Verilog初学者必备】+【笔试面试必备】
...
实战演示：LabVIEW直接开发纯国产ZYNQ芯片(PS端LinuxRT/PL端FPGA/MIO/EIO/SFP+/PCIe等)
...
SDK篇_19~23_Vivado中 AXI GPIO IP核简介与使用
...
SDK篇_51~54_ZYNQ双核AMP通信
...
米联客ZYNQ教程S02_CH06_XADC测量电压温度【ZYNQ】【FPGA】【XADC】【Vivado】【SDK】
...
FPGA图像处理四部曲
...
【FPGA硬件设计方案】供电电源分析_电源处理