V
主页
米联客ZYNQ教程S02_CH01~03_SDK初探、MIO测试、EMIO测试【ZYNQ】【FPGA】【Vivado】
发布人
米联客https://www.uisrc.com/portal.php 米联客ZYNQ教程S02_CH01~03_SDK初探、MIO测试、EMIO测试【ZYNQ】【FPGA】【Vivado】
打开封面
下载高清视频
观看高清视频
视频下载器
第13-15讲 约束时钟clock、输入延迟input_delay、输出延迟output_delay
SDK篇_24~27_FPGA自定义IP核-呼吸灯实验(Vivado)
米联客ZYNQ教程S02_CH10_AXI_Lite自定义IP核【自定义LED核】【AXI_Lite】【PWM核】
米联客ZYNQ教程S01_CH01~03_VIVADO安装、JTAG使用【Vivado】【ZYNQ】【FPGA】
Linux篇_14~17_Linux应用程序开发【ZYNQ】+【Linux】+【Vivado】+【FPGA】
SDK篇_65~66_AXI4总线读写DDR【ZYNQ】+【FPGA】+【DDR】
SDK篇_4~18_ZYNQ系列FPGA的GPIO(MIO和EMIO输入输出、中断)
米联客ZYNQ教程S02_CH07~09_中断处理【PL中断】【定时器中断】【UART串口中断】【Vivado】【SDK】【FPGA】
米联客ZYNQ教程S02_CH14~15_OLED显示屏驱动【AXI_Lite总线自定义IP核】【EMIO驱动】【SPI总线】
米联客ZYNQ教程S02_CH06_XADC测量电压温度【ZYNQ】【FPGA】【XADC】【Vivado】【SDK】
SDK篇_31~35_UART串口中断-UART控制器简介与编程
米联客ZYNQ教程S01_CH07~09_LED、按键消抖、多路分频器【Vivado】【ZYNQ】【FPGA】【Verilog】【ILA使用】
SDK篇_28~30_ZYNQ程序固化(Boot)
SDK篇_1~3_ZYNQ 输出 HELLO WORLD 实验
SDK篇_41~42_PS XADC接口
Liunx篇_01_本期视频概要【petalinux】+【ZYNQ】
Linux篇_3~11_PetaLinux安装与使用、Ubuntu与Windows之间文件互传【petalinux】+【ZYNQ】+【FPGA】+【Vivad】
第1~2讲:ZYNQ简介
SDK篇_36~39_ZYNQ定时器中断(Vivado)
米联客ZYNQ教程S01_CH04~06_Verilog基础【FPGA】【Verilog】【数字电路】【Vivado】
SDK篇_50~52_基于BRAM的PS和PL数据交互(BRAM Controller)
第3讲 Vivado仿真
FPGA数字信号处理(2)——Vivado查表法实现DDS信号发生器【FPGA】+【DDS信号发生器】+【查表法】+【FPGA探索者】
第12讲 Vivado时序分析XDC
【数字IC/FPGA秋招八股】多bit信号跨时钟处理——握手同步
SDK篇_19~23_Vivado中 AXI GPIO IP核简介与使用
UART和RS485串口通信原理与实践(ZYNQ、Vivado)
实战演示:LabVIEW直接开发MPSOC-ZU15EG芯片(PS端4核A53 1.3GHz+GPU+Linux RT+PL端FPGA)
Linux篇_18~26_U-Boot及ZYNQ启动流程【ZYNQ】+【UBoot】+【FSBL】
FPGA数字信号处理——Vivado DDS信号发生器(1)【FPGA】+【DDS】+【Vivado】+【FPGA探索者】
第10讲 Vivado的IO端口和时钟的物理约束、设计技巧
千兆以太网+FPGA_SoC启动(Zynq第4部分)
SDK篇_51~54_ZYNQ双核AMP通信
FPGA数字信号处理(3)AM调制解调、DSB调制解调【FPGA】【Vivado】【通信原理】【数字信号处理】【matlab】【FPGA探索者】
PL端25~27:Vivado 中 FIFO IP 核使用与设计
第1讲 使用Vivado相关软件设计FPGA的流程
第七讲、FPGA高速接口之PCIE入门实战-实操部分介绍PCIE的读写BAR转成AXI-LITE读写
实战演示:LabVIEW直接开发MPSOC-ZU7EV芯片(PS端4核ARMCortex-A53 1.3GHz Linux RT+PL端FPGA)
Linux篇_27~38_U-Boot编译、加载、SD卡、QSPI、网络、串口
第8讲 掌握Vivado常用的Tcl命令