V
主页
京东 11.11 红包
Verilog的关键问题解惑【FPGA】【数字电路】【Verilog】【模块化设计】【状态机】【锁存器】【阻塞赋值】【代码风格】
发布人
锆石科技 Verilog的关键问题解惑【FPGA】【数字电路】【Verilog】【模块化设计】【状态机】【锁存器】【阻塞赋值】【代码风格】
打开封面
下载高清视频
观看高清视频
视频下载器
数字电路、FPGA和Verilog实现【数电】【FPGA】【组合逻辑】【时序逻辑】【三人表决器】【卡诺图】【竞争冒险】【编码器】
SDK篇_63~64_自定义IP核-AXI接口【FPGA】+【Vivado】+【自定义IP】
Quartus软件使用讲解、SignalTap使用讲解【小白入门】【FPGA】【Verilog】【电子设计】
FPGA数字IC芯片设计求职必备-同步FIFO详解
FPGA数字信号处理(3)AM调制解调、DSB调制解调【FPGA】【Vivado】【通信原理】【数字信号处理】【matlab】【FPGA探索者】
【FPGA硬件设计教程】布局布线第七期(设计)
SDK篇_58~62_AXI接口简介【Xilinx】+【Vivado】+【AXI4总线】+【FPGA】
Xilinx FPGA数字信号处理_何宾老师
【FPGA探索者】+【FPGA设计基础之FSM有限状态机序列检测】+【FPGA/Verilog初学者必备】+【笔试面试必备】
FPGA数字IC牛客Verilog刷题01-四选一多路器
FPGA数字信号处理——Vivado DDS信号发生器(1)【FPGA】+【DDS】+【Vivado】+【FPGA探索者】
FPGA数字IC的Verilog刷题进阶版20-两段式状态机
FPGA数字IC牛客网Verilog刷题21-FSM有限状态机时序逻辑(1)
FPGA数字IC的Verilog刷题进阶版24-跨时钟域DMUX同步器多bit跨时钟
FPGA数字IC的Verilog刷题进阶版19-三段式状态机
FPGA数字IC牛客网Verilog刷题22-FSM状态机时序逻辑(2)
FPGA数字信号处理(4)FIR滤波器设计【Matlab】【FPGA】【数字信号处理】【FIR数字滤波器】【FPGA流水线】【数字通信】【FPGA探索者】
FPGA数字IC牛客网Verilog刷题进阶版16-奇数分频(占空比50%)
FPGA数字IC牛客网Verilog刷题11~20-组合逻辑优先编码-必剪
【数字IC/FPGA总线篇】APB总线第四期:Master状态机
FPGA数字频率计实验(频率测量原理与编程实践)
Linux篇_14~17_Linux应用程序开发【ZYNQ】+【Linux】+【Vivado】+【FPGA】
FPGA数字IC的Verilog刷题进阶版29-单端口RAM同步写入异步读出
FPGA数字IC牛客网Verilog刷题进阶版08-非整数倍数据位宽转换24to128
单片机里集成个FPGA?
FPGA数字IC牛客网Verilog刷题进阶版18-奇数分频(不要求占空比)
数字芯片设计的未来
FPGA数字IC的Verilog刷题进阶版22-同步FIFO
FPGA数字IC牛客Verilog刷题02-异步复位的串联T触发器
FPGA数字IC牛客网Verilog刷题08-generate_for和for
FPGA数字IC牛客网Verilog刷题04-移位拼接乘法
FPGA使用IIC总线操作EEPROM读写教程
PL端25~27:Vivado 中 FIFO IP 核使用与设计
FPGA-DDR3 读写控制实现仿真
FPGA数字IC的Verilog刷题进阶版31-Johnson Counter【约翰逊计数器】【扭环形计数器】
FPGA数字IC牛客网Verilog刷题进阶版09~10-非整数倍数据位宽转换
FPGA数字信号处理(2)——Vivado查表法实现DDS信号发生器【FPGA】+【DDS信号发生器】+【查表法】+【FPGA探索者】
FPGA数字IC牛客网Verilog刷题进阶版17-任意小数分频
SDK篇_24~27_FPGA自定义IP核-呼吸灯实验(Vivado)
米联客ZYNQ教程S02_CH07~09_中断处理【PL中断】【定时器中断】【UART串口中断】【Vivado】【SDK】【FPGA】