第13-15讲 约束时钟clock、输入延迟input_delay、输出延迟output_delay
发布人
打开封面 下载高清视频 观看高清视频 视频下载器
...
第16-18讲 约束虚拟时钟、多周期路径和伪路径
...
Verilog 仿真问题：打拍失败
...
电子刻板印象大赏·FPGA篇·最终季·完结篇·后篇
...
【新思小课堂】【HAPS】MDM下如何使用DynamicForce
...
【数字IC/FPGA秋招八股】多bit信号跨时钟处理——握手同步
...
第10讲 Vivado的IO端口和时钟的物理约束、设计技巧
...
第3讲 Vivado仿真
...
学校的本质：上学的真实作用
...
FPGA以太网协议栈__ARP模块(交流群 838607138)
...
不要再做乖孩子了，大胆带手机进学校看网课
...
【动态图形】CPU vs FPGA
...
Xilinx UltraFast设计方法学（时序约束、RTL、时钟组、IP管理、时序收敛、功耗优化）
...
SDK篇_24~27_FPGA自定义IP核-呼吸灯实验（Vivado）
...
多时钟域和异步信号处理解决方案
...
PL端25~27：Vivado 中 FIFO IP 核使用与设计
...
第8讲 掌握Vivado常用的Tcl命令
...
【PCIE的饱和式学习】1.1 PCIE是什么
...
典中点之怀孕少女逆袭专升本硬说考研大合集！
...
基于国产FPGA的riscv多功能游戏机|全国二等奖作品|代码开源
...
第12讲 Vivado时序分析XDC
...
米联客ZYNQ教程S02_CH14~15_OLED显示屏驱动【AXI_Lite总线自定义IP核】【EMIO驱动】【SPI总线】
...
SDK篇_4~18_ZYNQ系列FPGA的GPIO（MIO和EMIO输入输出、中断）
...
什么是软件硬化工程师啊？
...
【数字IC，FPGA知识点】多bit的跨时钟域处理-dmux
...
SDK篇_58~62_AXI接口简介【Xilinx】+【Vivado】+【AXI4总线】+【FPGA】
...
军训的第一批受害者已经出现了
...
SDK篇_1~3_ZYNQ 输出 HELLO WORLD 实验
...
米联客ZYNQ教程S02_CH01~03_SDK初探、MIO测试、EMIO测试【ZYNQ】【FPGA】【Vivado】
...
米联客ZYNQ教程S02_CH06_XADC测量电压温度【ZYNQ】【FPGA】【XADC】【Vivado】【SDK】
...
【预告】FPGA零基础/初学者经过2个月的学习情况
...
SDK篇_19~23_Vivado中 AXI GPIO IP核简介与使用
...
FPGA使用IIC总线操作EEPROM读写教程
...
第9讲 Xilinx Vivado编程与调试(集成逻辑分析仪ILA使用)
...
为什么下了班还得学习
...
基于fpga相机：电子显微镜，电子放大镜子，lvds，mipi ，支持到4kp60，另外mipi2lvds,可做mipi 信号的延长,支持到4Kp60
...
米联客ZYNQ教程S01_CH07~09_LED、按键消抖、多路分频器【Vivado】【ZYNQ】【FPGA】【Verilog】【ILA使用】
...
米联客ZYNQ教程S02_CH10_AXI_Lite自定义IP核【自定义LED核】【AXI_Lite】【PWM核】
...
工具篇_Vivado软件的硬件调试与仿真（ILA集成逻辑分析仪、Simulator使用）
...
SDK篇_65~66_AXI4总线读写DDR【ZYNQ】+【FPGA】+【DDR】
...
第1讲 使用Vivado相关软件设计FPGA的流程