V
主页
SDK篇_4~18_ZYNQ系列FPGA的GPIO(MIO和EMIO输入输出、中断)
发布人
正点原子ZYNQ SDK篇_4~7_ZYNQ系列FPGA的GPIO简介,(MIO、EMIO输入输出、中断),LED、按键
打开封面
下载高清视频
观看高清视频
视频下载器
第13-15讲 约束时钟clock、输入延迟input_delay、输出延迟output_delay
Linux篇_14~17_Linux应用程序开发【ZYNQ】+【Linux】+【Vivado】+【FPGA】
SDK篇_31~35_UART串口中断-UART控制器简介与编程
SDK篇_28~30_ZYNQ程序固化(Boot)
米联客ZYNQ教程S02_CH01~03_SDK初探、MIO测试、EMIO测试【ZYNQ】【FPGA】【Vivado】
SDK篇_36~39_ZYNQ定时器中断(Vivado)
SDK篇_58~62_AXI接口简介【Xilinx】+【Vivado】+【AXI4总线】+【FPGA】
Linux篇_18~26_U-Boot及ZYNQ启动流程【ZYNQ】+【UBoot】+【FSBL】
米联客ZYNQ教程S02_CH14~15_OLED显示屏驱动【AXI_Lite总线自定义IP核】【EMIO驱动】【SPI总线】
SDK篇_65~66_AXI4总线读写DDR【ZYNQ】+【FPGA】+【DDR】
米联客ZYNQ教程S01_CH01~03_VIVADO安装、JTAG使用【Vivado】【ZYNQ】【FPGA】
米联客ZYNQ教程S01_CH07~09_LED、按键消抖、多路分频器【Vivado】【ZYNQ】【FPGA】【Verilog】【ILA使用】
FPGA数字IC牛客网Verilog刷题05-位拆分与运算
Linux篇_3~11_PetaLinux安装与使用、Ubuntu与Windows之间文件互传【petalinux】+【ZYNQ】+【FPGA】+【Vivad】
米联客ZYNQ教程S02_CH10_AXI_Lite自定义IP核【自定义LED核】【AXI_Lite】【PWM核】
SDK篇_63~64_自定义IP核-AXI接口【FPGA】+【Vivado】+【自定义IP】
第14~19讲_ZYNQ输入输出实验_LED闪烁、按键控制、蜂鸣器、呼吸灯
米联客ZYNQ教程S02_CH06_XADC测量电压温度【ZYNQ】【FPGA】【XADC】【Vivado】【SDK】
FPGA(PL+PS)代码讲解
第10讲 Vivado的IO端口和时钟的物理约束、设计技巧
米联客ZYNQ教程S02_CH07~09_中断处理【PL中断】【定时器中断】【UART串口中断】【Vivado】【SDK】【FPGA】
Verilog的关键问题解惑【FPGA】【数字电路】【Verilog】【模块化设计】【状态机】【锁存器】【阻塞赋值】【代码风格】
实战演示:LabVIEW直接开发纯国产ZYNQ芯片(PS端LinuxRT/PL端FPGA/MIO/EIO/SFP+/PCIe等)
SDK篇_45~49_SD卡读写TXT文本实验(SD卡简介)
Quartus中基础IP核的使用讲解【PLL】【ROM】【RAM】【FIFO】【FPGA】
【FPGA探索者】+【FPGA设计基础之FSM有限状态机序列检测】+【FPGA/Verilog初学者必备】+【笔试面试必备】
Liunx篇_01_本期视频概要【petalinux】+【ZYNQ】
基于国产FPGA的riscv多功能游戏机|全国二等奖作品|代码开源
Linux篇_27~38_U-Boot编译、加载、SD卡、QSPI、网络、串口
数字电路、FPGA和Verilog实现【数电】【FPGA】【组合逻辑】【时序逻辑】【三人表决器】【卡诺图】【竞争冒险】【编码器】
SDK篇_1~3_ZYNQ 输出 HELLO WORLD 实验
实战演示:LabVIEW直接开发MPSOC-ZU7EV芯片(PS端4核ARMCortex-A53 1.3GHz Linux RT+PL端FPGA)
第1讲 使用Vivado相关软件设计FPGA的流程
FPGA数字IC的Verilog刷题进阶版31-Johnson Counter【约翰逊计数器】【扭环形计数器】
FPGA数字IC牛客网Verilog刷题224-边沿检测_上升沿检测_下降沿检测
FPGA数字信号处理(4)FIR滤波器设计【Matlab】【FPGA】【数字信号处理】【FIR数字滤波器】【FPGA流水线】【数字通信】【FPGA探索者】
FPGA数字IC牛客网Verilog刷题进阶版15-自动贩售机2
FPGA数字IC的Verilog刷题进阶版20-两段式状态机
实战演示:LabVIEW直接开发MPSOC-ZU15EG芯片(PS端4核A53 1.3GHz+GPU+Linux RT+PL端FPGA)
Xilinx FPGA 命名规则,可替代参数,速度等级常识