V
主页
米联客ZYNQ教程S02_CH10_AXI_Lite自定义IP核【自定义LED核】【AXI_Lite】【PWM核】
发布人
米联客https://www.uisrc.com/portal.php 米联客ZYNQ教程S02_CH10_AXI_Lite自定义IP核【自定义LED核】【AXI_Lite】【PWM核】
打开封面
下载高清视频
观看高清视频
视频下载器
SDK篇_63~64_自定义IP核-AXI接口【FPGA】+【Vivado】+【自定义IP】
SDK篇_24~27_FPGA自定义IP核-呼吸灯实验(Vivado)
米联客ZYNQ教程S03_CH01~05_AXI DMA IP核使用【自环】[PS和PL交互】【OV5640摄像头】【HDMI显示】【Vivado】【7035】
别再啃书了!西安交通大学赵进全教授《电路》100讲全集!不是我说没发现数电模电这么简单啊……
SDK篇_58~62_AXI接口简介【Xilinx】+【Vivado】+【AXI4总线】+【FPGA】
米联客ZYNQ教程S02_CH14~15_OLED显示屏驱动【AXI_Lite总线自定义IP核】【EMIO驱动】【SPI总线】
Linux篇_18~26_U-Boot及ZYNQ启动流程【ZYNQ】+【UBoot】+【FSBL】
第12讲 Vivado时序分析XDC
第13-15讲 约束时钟clock、输入延迟input_delay、输出延迟output_delay
Linux篇_14~17_Linux应用程序开发【ZYNQ】+【Linux】+【Vivado】+【FPGA】
第14~19讲_ZYNQ输入输出实验_LED闪烁、按键控制、蜂鸣器、呼吸灯
米联客ZYNQ教程S02_CH07~09_中断处理【PL中断】【定时器中断】【UART串口中断】【Vivado】【SDK】【FPGA】
089自定义AXI_DMA读写DDR MIG IP核的使用方法
Linux篇_3~11_PetaLinux安装与使用、Ubuntu与Windows之间文件互传【petalinux】+【ZYNQ】+【FPGA】+【Vivad】
工具篇_Vivado软件的硬件调试与仿真(ILA集成逻辑分析仪、Simulator使用)
第1~2讲:ZYNQ简介
SDK篇_31~35_UART串口中断-UART控制器简介与编程
第10讲 Vivado的IO端口和时钟的物理约束、设计技巧
FPGA(PL+PS)代码讲解
时钟IP核(MMCM PLL)、RAM 和 FIFO 实验
米联客ZYNQ教程S01_CH01~03_VIVADO安装、JTAG使用【Vivado】【ZYNQ】【FPGA】
SDK篇_28~30_ZYNQ程序固化(Boot)
SDK篇_65~66_AXI4总线读写DDR【ZYNQ】+【FPGA】+【DDR】
米联客ZYNQ教程S02_CH01~03_SDK初探、MIO测试、EMIO测试【ZYNQ】【FPGA】【Vivado】
电路原理图:最简洁最详细讲解
SDK篇_4~18_ZYNQ系列FPGA的GPIO(MIO和EMIO输入输出、中断)
SDK篇_51~54_ZYNQ双核AMP通信
SDK篇_67~71_ZYNQ中AXI DMA简介与使用【ZYNQ】+【DMA】+【Vivado】
Xilinx UltraFast设计方法学(时序约束、RTL、时钟组、IP管理、时序收敛、功耗优化)
SDK篇_36~39_ZYNQ定时器中断(Vivado)
SDK篇_45~49_SD卡读写TXT文本实验(SD卡简介)
Verilog语法篇_Verilog简介、程序框架、高级知识点与状态机
米联客ZYNQ教程S01_CH04~06_Verilog基础【FPGA】【Verilog】【数字电路】【Vivado】
第43~49讲_HDMI简介与ZYNQ实践
FPGA使用IIC总线操作EEPROM读写教程
第16-18讲 约束虚拟时钟、多周期路径和伪路径
米联客ZYNQ教程S01_CH07~09_LED、按键消抖、多路分频器【Vivado】【ZYNQ】【FPGA】【Verilog】【ILA使用】
第七讲、FPGA高速接口之PCIE入门实战-实操部分介绍PCIE的读写BAR转成AXI-LITE读写
【轻松DIY】自定义网页交互式控制LED点阵屏
第9讲 Xilinx Vivado编程与调试(集成逻辑分析仪ILA使用)