V
主页
米联客ZYNQ教程S02_CH06_XADC测量电压温度【ZYNQ】【FPGA】【XADC】【Vivado】【SDK】
发布人
米联客https://www.uisrc.com/portal.php 米联客ZYNQ教程S02_CH06_XADC测量电压温度【ZYNQ】【FPGA】【XADC】【Vivado】【SDK】
打开封面
下载高清视频
观看高清视频
视频下载器
米联客ZYNQ教程S01_CH01~03_VIVADO安装、JTAG使用【Vivado】【ZYNQ】【FPGA】
Linux篇_14~17_Linux应用程序开发【ZYNQ】+【Linux】+【Vivado】+【FPGA】
SDK篇_65~66_AXI4总线读写DDR【ZYNQ】+【FPGA】+【DDR】
米联客ZYNQ教程S02_CH14~15_OLED显示屏驱动【AXI_Lite总线自定义IP核】【EMIO驱动】【SPI总线】
米联客ZYNQ教程S02_CH10_AXI_Lite自定义IP核【自定义LED核】【AXI_Lite】【PWM核】
SDK篇_41~42_PS XADC接口
SDK篇_4~18_ZYNQ系列FPGA的GPIO(MIO和EMIO输入输出、中断)
FPGA数字信号处理(2)——Vivado查表法实现DDS信号发生器【FPGA】+【DDS信号发生器】+【查表法】+【FPGA探索者】
SDK篇_36~39_ZYNQ定时器中断(Vivado)
Linux篇_27~38_U-Boot编译、加载、SD卡、QSPI、网络、串口
米联客ZYNQ教程S01_CH07~09_LED、按键消抖、多路分频器【Vivado】【ZYNQ】【FPGA】【Verilog】【ILA使用】
Linux篇_3~11_PetaLinux安装与使用、Ubuntu与Windows之间文件互传【petalinux】+【ZYNQ】+【FPGA】+【Vivad】
FPGA(PL+PS)代码讲解
米联客ZYNQ教程S02_CH01~03_SDK初探、MIO测试、EMIO测试【ZYNQ】【FPGA】【Vivado】
SDK篇_50~52_基于BRAM的PS和PL数据交互(BRAM Controller)
第1~2讲:ZYNQ简介
SDK篇_1~3_ZYNQ 输出 HELLO WORLD 实验
嵌入式Linux+FPGA_SoC(Zynq第5部分)
实战演示:LabVIEW直接开发纯国产ZYNQ芯片(PS端LinuxRT/PL端FPGA/MIO/EIO/SFP+/PCIe等)
第10讲 Vivado的IO端口和时钟的物理约束、设计技巧
第9讲 Xilinx Vivado编程与调试(集成逻辑分析仪ILA使用)
SDK篇_45~49_SD卡读写TXT文本实验(SD卡简介)
SDK篇_51~54_ZYNQ双核AMP通信
第16-18讲 约束虚拟时钟、多周期路径和伪路径
FPGA数字IC牛客网Verilog刷题03-奇偶校验
FPGA数字IC牛客网Verilog刷题进阶版01-状态机序列检测
FPGA数字IC牛客网Verilog刷题04-移位拼接乘法
【数字IC/FPGA秋招八股】多bit信号跨时钟处理——握手同步
FPGA数字信号处理(4)FIR滤波器设计【Matlab】【FPGA】【数字信号处理】【FIR数字滤波器】【FPGA流水线】【数字通信】【FPGA探索者】
第19-21讲 Vivado时序约束分析、资源消耗与扇出分析
Quartus中基础IP核的使用讲解【PLL】【ROM】【RAM】【FIFO】【FPGA】
Liunx篇_01_本期视频概要【petalinux】+【ZYNQ】
米联客ZYNQ教程S01_CH04~06_Verilog基础【FPGA】【Verilog】【数字电路】【Vivado】
FPGA数字IC牛客网Verilog刷题进阶版08-非整数倍数据位宽转换24to128
Verilog的关键问题解惑【FPGA】【数字电路】【Verilog】【模块化设计】【状态机】【锁存器】【阻塞赋值】【代码风格】
FPGA图像处理四部曲
FPGA数字IC牛客Verilog刷题02-异步复位的串联T触发器
FPGA数字IC牛客网Verilog刷题进阶版16-奇数分频(占空比50%)
选择了电子信息工程,你就选择了......
FPGA数字IC牛客网Verilog刷题进阶版04-不连续的序列检测