V
主页
4. VHDL - N位4选1选择器(参数化设计)
发布人
1.设计模块的参数定义和使用 GENERIC、 PORT 2.参数化设计 – 4选1选择器 参数的定义方法 参数的使用方法 生成原理图符号,原理图例化 3.仿真验证 合理赋值验证选择器功能
打开封面
下载高清视频
观看高清视频
视频下载器
10. VHDL - 串行移位寄存器(LOOP语句)
15. VHDL - 有限状态机
5. VHDL - 全加器(层次输入设计)
2. VHDL- 24译码器
13. VHDL - 计数器(IF嵌套、BUFFER使用)
14. VHDL - 分频器(多进程、Integer使用)
6. VHDL- N位加法器(生成语句)
7. Quartus原理图设计 - 选择器+D触发器
3. VHDL - 83优先编码器
17. VHDL - 数字钟(BCD60计数器)
16. VHDL - 流水灯控制
9. VHDL - 时序电路结构描述
1. VHDL - 半加器设计
11. VHDL - 循环移位寄存器(CASE语句)
12. VHDL - m序列发生器
8. VHDL - 异步复位同步置位功能描述
4. Quartus原理图设计 - 开发板下载验证
18.组合逻辑-译码器扩展4.7习题
2. Quartus原理图设计 - 4选1选择器仿真
16. 组合逻辑-卡诺图降维4.4习题
7. VHDL - D触发器(PROCESS语句)
4. 逻辑代数-真值表证明2.1习题
9. 逻辑代数-卡诺图2.10习题
8. Quartus原理图设计 - 模5分频器
6. 逻辑代数-证明布尔式2.3习题
1. Quartus基本操作 - 原理图设计
18. VHDL - 数字钟(BCD24计数器)
7. 逻辑代数-最小项最大项2.6习题
10. 逻辑代数-卡诺图化简2.11习题
19. VHDL - 数字钟(顶层设计仿真)
13. 逻辑代数-函数变换2.14习题
14. 逻辑代数-函数变换2.15习题
11. 逻辑代数-卡诺图化简2.12习题
9. Quartus原理图设计 - 序列检测器
Quartus基本操作1(无语音)
12. 逻辑代数-无关项化简2.13习题
10. Quartus原理图设计 - 序列信号发生器
8. 逻辑代数-积之和和之积2.8习题
17. 组合逻辑-卡诺图降维4.5习题
3. Quartus原理图设计 - 硬件开发板使用