16. VHDL - 流水灯控制
发布人
打开封面 下载高清视频 观看高清视频 视频下载器
...
17. VHDL - 数字钟（BCD60计数器）
...
14. VHDL - 分频器（多进程、Integer使用）
...
19. VHDL - 数字钟（顶层设计仿真）
...
10. VHDL - 串行移位寄存器(LOOP语句)
...
15. VHDL - 有限状态机
...
12. VHDL - m序列发生器
...
5. VHDL - 全加器（层次输入设计）
...
13. VHDL - 计数器（IF嵌套、BUFFER使用）
...
Verilog 仿真问题：打拍失败
...
18. VHDL - 数字钟（BCD24计数器）
...
中国海洋大学 vs 华东师范大学，你会怎么选？
...
7. 逻辑代数-最小项最大项2.6习题
...
2. VHDL- 24译码器
...
4. VHDL - N位4选1选择器（参数化设计）
...
8. VHDL - 异步复位同步置位功能描述
...
7. VHDL - D触发器（PROCESS语句）
...
网购的萝莉皮物
...
9. VHDL - 时序电路结构描述
...
11. 逻辑代数-卡诺图化简2.12习题
...
6. Quartus原理图设计 -串行移位寄存器
...
9. 逻辑代数-卡诺图2.10习题
...
16. 组合逻辑-卡诺图降维4.4习题
...
3. VHDL - 83优先编码器
...
1. VHDL - 半加器设计
...
12. 逻辑代数-无关项化简2.13习题
...
10. 逻辑代数-卡诺图化简2.11习题
...
5.Quartus操作 - 开发板演示
...
《图灵完备》算术运算篇：逻辑引擎
...
9. Quartus原理图设计 - 序列检测器
...
Quartus基本操作1（无语音）
...
4. 逻辑代数-真值表证明2.1习题
...
《图灵完备》存储器篇：计数器
...
11. VHDL - 循环移位寄存器（CASE语句）
...
电路的入门，从应用程序到模拟电路的层次脉络
...
4. Quartus原理图设计 - 开发板下载验证
...
18.组合逻辑-译码器扩展4.7习题
...
6. VHDL- N位加法器（生成语句）
...
【数字电路】25考研强化课程 || 清华阳哥主讲 || 数制编码、组合逻辑、时序逻辑、触发器、寄存器、数字电路的分析与设计方法
...
8. Quartus原理图设计 - 模5分频器
...
5. 逻辑代数-公式法证明2.2习题