V
主页
『课程试听』卷积神经网络硬件加速器架构分类
发布人
本视频是目前在制作的课程 “基于 HLS 的通用型CNN加速器设计与实现” 的一小节,现免费上传B站。 课程目前还在制作,等制作好后,会在B站发布视频,对课程进行介绍。
打开封面
下载高清视频
观看高清视频
视频下载器
4月30日-基于FPGA的神经网络加速器设计-王明羽
【课程出售介绍】基于HLS的通用型CNN加速器设计与实现
如何使用HLS开发神经网络——CNN的基本模块HLS实现
复旦大学学长带着你 | 学习神经网络加速器与SOC芯片设计
如何理解神经网络硬件加速——以基于MLP的鸢尾花分类器为例
神经网络加速基础知识
FPGA学习教程、功利式学习路径、以找工作为目的,早日入门FPGA
神经网络加速器设计 - Neural Network Accelerator Design
什么是硬件加速器
深度学习加速器设计及优化实验
用 C++ 实现基于 YoloV5 卷积神经网络的目标检测
【什么是CNN?】浙大大佬教你怎么卷CNN,卷积神经网络CNN从入门到实战,通俗易懂草履虫听了都点头(人工智能、深度学习、机器学习、计算机视觉)
FPGA神经网络加速第一课——卷积核的实现
在zynq上部署卷积神经网络加速器
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(1)滑窗模块设计与仿真
基于『SNN』的手写数字识别硬件加速器设计 (主要讲解原理)
完美缝合Transformer和CNN,性能达到U-Net家族的巅峰 (附原文和代码)
数字IC设计与计算架构基础(双语字幕)
复旦微电子学院设计方向直博生和学硕中医药宿舍园区的宿舍一览
世界上第一位kaggle四重大师著作!解决(几乎)所有代码问题的神书!
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(8)硬件加速器顶层模块设计
RISC-V和ARM核心板有什么区别?
基于 Zynq7020 的MNIST数据集手写数字识别 + 简单CV算法
手把手教你用Verilog在FPGA上实现CNN(2)卷积层设计
74门电路自制纯电路卷积神经网络
【学习笔记】基于 FPGA 的 Vision Transformer 高性能推理加速器
『Transformer学习笔记』数据集准备以及对模型进行训练和测试
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(2)整体设计思路
『Xilinx FINN 开源项目』 (3) BNN 硬件加速器在 PYNQ-Z2/正点原子领航者7020 上的部署流程演示
AI深度学习CNN硬件加速器(1) - Edge SoC
『AI时代的芯片架构创新』论坛 — 平头哥首席科学家-谢源
【Transformer学习笔记】位置编码 Positional Encoding 代码详细讲解
2023 第五届“复微杯”数字赛题一《低精度量化方法研究和电路设计》赛题分析与进度分享
RVfpga:深入理解RISCV体系结构(1)Vivado项目创建
图像压缩算法发展与FPGA硬件加速器原型部署案例
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】1-原码、补码和反码讲解
【0】简介和mnist网络实现 手把手教你用HLS在FPGA上实现CNN系列视频
『手把手教你用Verilog在FPGA上实现CNN』【2】卷积层设计(续)
【硬件加速】CNN在FPGA上的几种优化方法
【AI算力时代】通用芯片还能死撑多久?|FPGA的前世今生与硬件加速 |PYNQ ZYNQ