V
主页
RVfpga:深入理解RISCV体系结构(1)Vivado项目创建
发布人
Imagination官方推出的《Rvfpga:深入理解计算机结构》是全球首个基于RISC-V的计算机体系结构完整课程。 同过动手实践部署实现的方法来了学习FPGA、RISC-V 处理器和RISC-V 生态系统,所有资料都是开源的。 课程链接:RISC-V教学网络研讨会 https://sourl.cn/NkdBJQ Imagination 大学项目(IUP)官方链接: http://university.imgtec.com 单独开了个 RVfpga 学习交流群 (qq):541434600 之后所有下载好的资料都会发这个群聊,欢迎大家前来交流讨论~
打开封面
下载高清视频
观看高清视频
视频下载器
超好的RISC-V和FPGA学习课程来了!《RVfpga:Understanding Computer Architecture》
基于 Zynq7020 的MNIST数据集手写数字识别 + 简单CV算法
【开发软件】Vivado IP核封装简明教程
手把手带你快速入门PYNQ-Z2(2) DMA使用教学
Xilinx FINN (1) FINN 开源项目介绍
『手把手教你用Verilog在FPGA上实现CNN』【1】课程介绍
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(1)滑窗模块设计与仿真
手把手带你快速入门PYNQ-Z2(1)启动板卡
基于『SNN』的手写数字识别硬件加速器设计 (主要讲解原理)
轻松入门APB协议
Xilinx VITIS IDE基本开发流程教学
『Xilinx FINN 开源项目』 (3) BNN 硬件加速器在 PYNQ-Z2/正点原子领航者7020 上的部署流程演示
『Xilinx FINN 系列』 (2) FINN开源项目 end2end example-BNN 硬件加速器的生成 Flow 演示(全流程,超详细)
Xilinx Vitis HLS学习笔记(1) 嵌套循环 Pipeline
『科研分享』想了解 FPGA 领域科研方向?快来看这个视频!
【2024最新版 ESP32教程(基于ESP-IDF)】ESP32入门级开发课程 中文字幕
手把手教你用Verilog在FPGA上实现CNN(2)卷积层设计
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】3-Booth算法与Booth2算法讲解以及RTL设计
『RVfpgaSoC系列课程』1-课程介绍
Xilinx FPGA 低功耗技术(部分)简单介绍
【教程】深度学习云服务器租借与使用 + FastMoE 包的安装
『手把手教你用Verilog在FPGA上实现CNN』【2】卷积层设计(续)
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(8)硬件加速器顶层模块设计
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(2)整体设计思路
『Transformer学习笔记』数据集准备以及对模型进行训练和测试
【第五期一生一芯计划】PA0 Ubuntu22.04 虚拟机创建
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】1-原码、补码和反码讲解
【开源项目分享】FINN Framework: From DNN to FPGA Deployment
基于 Vitis HLS 的单个乘法 DSP 映射研究
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】6-基于4比特超前进位加法器的64比特选择进位加法器设计
大模型极限压缩方法的探索与创新(转载,侵删)
浙大学长开源的免费项目EasySpider爆火了!霸榜Github
ZYNQ PS 读取 TF 卡 BIN 文件中的浮点数 (3)上板结果演示
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(3)卷积模块讲解
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(4)卷积模块设计代码讲解
【祝由术】道医符箓课程 从0基础到入门实战进阶
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】5-部分积压缩、Wallace树及RTL设计
【Transformer学习笔记】位置编码 Positional Encoding 代码详细讲解
『Transformer学习笔记』Decoder 组成与Transformer实现代码解析
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】2-二进制乘法器原理