2023 第五届“复微杯”数字赛题一《低精度量化方法研究和电路设计》赛题分析与进度分享
发布人
打开封面 下载高清视频 观看高清视频 视频下载器
...
【基于PYNQ-Z2的手写数字识别卷积加速器设计】（1）滑窗模块设计与仿真
...
基于『SNN』的手写数字识别硬件加速器设计 (主要讲解原理)
...
大模型极限压缩方法的探索与创新(转载，侵删)
...
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】1-原码、补码和反码讲解
...
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(2)整体设计思路
...
手把手教你用Verilog在FPGA上实现CNN（2）卷积层设计
...
『手把手教你用Verilog在FPGA上实现CNN』【1】课程介绍
...
【 AI芯片讲座分享】人工智能芯片的进展与挑战 —清华集成电路学院尹首一教授主讲
...
『AI时代的芯片架构创新』论坛 — 平头哥首席科学家-谢源
...
Xilinx VITIS IDE基本开发流程教学
...
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(3)卷积模块讲解
...
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(8)硬件加速器顶层模块设计
...
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(7)全连接模块设计与代码讲解
...
Xilinx FINN (1) FINN 开源项目介绍
...
【开发软件】Vivado IP核封装简明教程
...
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】6-基于4比特超前进位加法器的64比特选择进位加法器设计
...
『手把手教你用Verilog在FPGA上实现CNN』【2】卷积层设计（续）
...
用 C++ 实现基于 YoloV5 卷积神经网络的目标检测
...
【基于PYNQ-Z2的手写数字识别卷积加速器设计】（5）池化模块设计思路
...
『科研分享』想了解 FPGA 领域科研方向？快来看这个视频！
...
【学习笔记】基于 FPGA 的 Vision Transformer 高性能推理加速器
...
RVfpga：深入理解RISCV体系结构（1）Vivado项目创建
...
基于 Zynq7020 的MNIST数据集手写数字识别 + 简单CV算法
...
『课程试听』卷积神经网络硬件加速器架构分类
...
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】3-Booth算法与Booth2算法讲解以及RTL设计
...
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(6)池化模块设计代码与仿真讲解
...
『Transformer学习笔记』数据集准备以及对模型进行训练和测试
...
Yolov8+Deepsort实现黑猪识别与计数
...
Yolov8+Deepsort动物识别与追踪计数
...
复旦微电子学院设计方向直博生和学硕中医药宿舍园区的宿舍一览
...
基于 Vitis HLS 的单个乘法 DSP 映射研究
...
【基于PYNQ-Z2的手写数字识别卷积加速器设计】（4）卷积模块设计代码讲解
...
【2024电赛】省一三子棋片段，可惜测评完就热熔胶裂开了，只有师弟录制的非完全体片段 也算是来过的证明吧
...
【5】全连接层 verilog实现『手把手教你用Verilog在FPGA上实现CNN』系列视频
...
Xilinx FPGA 低功耗技术(部分)简单介绍
...
【Paper Reading】GNN加速器论文阅读分享
...
超好的RISC-V和FPGA学习课程来了！《RVfpga：Understanding Computer Architecture》
...
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】5-部分积压缩、Wallace树及RTL设计
...
【3】softmax函数层 verilog实现『手把手教你用Verilog在FPGA上实现CNN』系列视频
...
Xilinx Vitis HLS学习笔记(1) 嵌套循环 Pipeline