V
主页
弄出了ILA界面
发布人
之前一直没上板子,所以一直做得是功能仿真,但是无论是行为功能仿真,还是综合后功能仿真,亦或者实现后功能仿真都不能说明代码可以上板子,至少要做时序仿真,然而我的时序仿真时错误的,这让我倍感沮丧,因为我不知道是综合器的问题还是仿真器的问题,或者说是我的代码的问题。我觉得是我的代码的问题的概率不大,因为功能仿真的结果没有错误,时序报告也没有任何标红。直接在实现后时序仿真波形中调试分析,我认为是很困难的,因为综合器和实现器导致波形图中的object经过了编译,可读性不强。昨天,我尝试使用ILA,然而在生成bitstream阶段取得了巨大的失败,让我倍感愤怒,可能是xdc文件的问题,我也懒得弄了。没有丝毫反馈的玩意,今天我要再试一试,这次只试一试ILA,我就不信没有结果,生成比特流阶段我就不信还会出错误,因为我要写一个及其简单的逻辑,甚至IO只有一个clk,这要是还会出现报错,我直接把电脑吃了。和这玩意打交道,真是浪费宝贵的生命。VIVADO这玩意干点什么操作都updating个不停,让人烦躁的。
打开封面
下载高清视频
观看高清视频
视频下载器
ILA抓到了正确的结果
这ila为什么不按照我设置的触发条件来呢?有没有懂的评论区支一招
乘法器IP
问
GPIO之按键控制LED
北理图书馆查重界面(大作业使用,正经论文最好别用)
pytorch FFT验证
GPIO控制PS端LED闪缩
搞了半个月终于实现了输出hello world
【蓝桥杯】【FPGA】软件基础使用操作quartus&vivado
利用SOC的PS端实现helloword,集成开发环境VIVADO2018.3(可惜最后没找到USB驱动)
跑仿真没有进度条就好像不加进度条就跑仿真
这年头谁还自己化简卡诺图啊
单层卷积verilog彻底成功,就是简单的按行展开罢了
室温超导:莫斯科有人做出了悬浮效果
分频的简单思路
三态门探究
[FPGA]时钟相关概念知识
三段式摩尔状态机
FPGA,简单LED灯
完全胜利!将pytorch神经网络的权重成功导入matlab
HFSS介绍
cv2读取图片以及可视化
FPGA识别MNIST(15):卷积层verilog代码实现成功!
先把最简单的写了,这样比较简单
把py训练的权重想办法搞到FPGA(1)
FPGA流水灯
generate,虽然不知道为什么一定要用这么个东西
上课
win11打开移动热点给手机当wifi
4路概率乘法器的思考
verilog中for循环的简单应用
准确率堪忧,不知道哪里错了
多路复用器verilog
GPT写出来的智障贪吃蛇
FPGA实现SATA3.0协议7:基于Xilinx平台的SATA3.0协议GT收发器配置讲解
SNN:latency coding可视化
单端口RAM的testbench
generate是循环例化之用的东西
FPGA