V
主页
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】2-二进制乘法器原理
发布人
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】2-二进制乘法器原理
打开封面
下载高清视频
观看高清视频
视频下载器
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】3-Booth算法与Booth2算法讲解以及RTL设计
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】6-基于4比特超前进位加法器的64比特选择进位加法器设计
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】1-原码、补码和反码讲解
『手把手教你用Verilog在FPGA上实现CNN』【2】卷积层设计(续)
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(4)卷积模块设计代码讲解
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(8)硬件加速器顶层模块设计
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(3)卷积模块讲解
【第五期一生一芯学习笔记】Verilator简明教程
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】4-部分积生成模块RTL设计
【开发软件】Vivado IP核封装简明教程
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(2)整体设计思路
RVfpga:深入理解RISCV体系结构(1)Vivado项目创建
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(5)池化模块设计思路
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(7)全连接模块设计与代码讲解
手把手带你快速入门PYNQ-Z2(1)启动板卡
轻松入门APB协议
手把手教你用Verilog在FPGA上实现CNN(2)卷积层设计
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(6)池化模块设计代码与仿真讲解
Xilinx VITIS IDE基本开发流程教学
手把手带你快速入门PYNQ-Z2(2) DMA使用教学
第246期 机械原理基础
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】7-乘法器功能验证
Xilinx Vitis HLS学习笔记(1) 嵌套循环 Pipeline
基于 Zynq7020 的MNIST数据集手写数字识别 + 简单CV算法
基于 Vitis HLS 的单个乘法 DSP 映射研究
超好的RISC-V和FPGA学习课程来了!《RVfpga:Understanding Computer Architecture》
【5】全连接层 verilog实现『手把手教你用Verilog在FPGA上实现CNN』系列视频
『手把手教你用Verilog在FPGA上实现CNN』【1】课程介绍
『Transformer学习笔记』Encoder 组成与实现代码解析
【4】平均池化层 verilog实现『手把手教你用Verilog在FPGA上实现CNN』系列视频
【学习笔记】基于 FPGA 的 Vision Transformer 高性能推理加速器
『Transformer学习笔记』数据集准备以及对模型进行训练和测试
03_SVPWM原理及实现
blender之MMD物理原理,解决破面抖动问题
ZYNQ PS 读取 TF 卡 BIN 文件中的浮点数 (3)上板结果演示
【课程出售介绍】基于HLS的通用型CNN加速器设计与实现
大模型极限压缩方法的探索与创新(转载,侵删)
从硅到细胞:生物计算中的全加器电路
细胞分裂背后的数学原理|细胞周期振荡器
『课程试听』卷积神经网络硬件加速器架构分类