ZYNQ PS 读取 TF 卡 BIN 文件中的浮点数 (3)上板结果演示
发布人
打开封面 下载高清视频 观看高清视频 视频下载器
...
超好的RISC-V和FPGA学习课程来了！《RVfpga：Understanding Computer Architecture》
...
纯verilog ，FPGA实现触摸屏 坐标读取。🤭
...
浮点数是如何工作的？（7分钟！）
...
ZYNQ_AD9361_config
...
『手把手教你用Verilog在FPGA上实现CNN』【1】课程介绍
...
手把手带你快速入门PYNQ-Z2（2） DMA使用教学
...
【基于PYNQ-Z2的手写数字识别卷积加速器设计】（1）滑窗模块设计与仿真
...
【代码管理】用 VSCode 查看 Git仓库两个分支代码的不同之处
...
基于ZYNQ的视频图像实时旋转系统
...
【开发软件】Vivado IP核封装简明教程
...
Xilinx FINN (1) FINN 开源项目介绍
...
Xilinx Vitis HLS学习笔记(1) 嵌套循环 Pipeline
...
【学习笔记】基于 FPGA 的 Vision Transformer 高性能推理加速器
...
【Vitis HLS】 三层嵌套循环通过 m_axi 接口读取DDR 的迭代次数细粒度控制实验 （2）解决方案
...
Tiny-GPU github 开源项目的手把手教学仿真操作 （之前录制的存货，无后续视频，已终止该项目的学习）
...
【Vitis HLS】 三层嵌套循环通过 m_axi 接口读取DDR 的迭代次数细粒度控制实验 (1) 问题描述
...
『AI时代的芯片架构创新』论坛 — 平头哥首席科学家-谢源
...
基于 Zynq7020 的MNIST数据集手写数字识别 + 简单CV算法
...
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(8)硬件加速器顶层模块设计
...
手把手教你用Verilog在FPGA上实现CNN（2）卷积层设计
...
『手把手教你用Verilog在FPGA上实现CNN』【2】卷积层设计（续）
...
用吃谷哄自己学习？挑战用谷子调价的方式设定学习时长！
...
『课程试听』卷积神经网络硬件加速器架构分类
...
『科研分享』想了解 FPGA 领域科研方向？快来看这个视频！
...
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】1-原码、补码和反码讲解
...
浮点数 | 定点数 VS 浮点数
...
『Transformer学习笔记』数据集准备以及对模型进行训练和测试
...
Xilinx FPGA 低功耗技术(部分)简单介绍
...
AX7050开发板
...
开源FPGA实现千兆/万兆UDP协议栈学习
...
6:00早起备考考编｜专治学不进去！！效率翻倍！！高能量沉浸式学习歌单
...
【新品】正点原子MPSoC-P15开发板Zynq UltraScale+ MPSoC系列、QSFP、FMCX2，功能强大！
...
轻松入门APB协议
...
高三︱动力向︱超燃︱10H学习记录︱study with me
...
RVfpga：深入理解RISCV体系结构（1）Vivado项目创建
...
『Seaborn绘图』1-柱状图绘制
...
60秒讲清楚，嵌入式、单片机、FPGA是什么？
...
『Transformer学习笔记』Decoder 组成与Transformer实现代码解析
...
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】6-基于4比特超前进位加法器的64比特选择进位加法器设计
...
浮点数 | IEEE 754 标准 单精度和双精度格式