【基于PYNQ-Z2的手写数字识别卷积加速器设计】（5）池化模块设计思路
发布人
打开封面 下载高清视频 观看高清视频 视频下载器
...
【基于PYNQ-Z2的手写数字识别卷积加速器设计】（1）滑窗模块设计与仿真
...
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(8)硬件加速器顶层模块设计
...
【基于PYNQ-Z2的手写数字识别卷积加速器设计】（4）卷积模块设计代码讲解
...
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(3)卷积模块讲解
...
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(7)全连接模块设计与代码讲解
...
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(2)整体设计思路
...
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(6)池化模块设计代码与仿真讲解
...
『Xilinx FINN 开源项目』 (3) BNN 硬件加速器在 PYNQ-Z2/正点原子领航者7020 上的部署流程演示
...
手把手带你快速入门PYNQ-Z2（2） DMA使用教学
...
基于『SNN』的手写数字识别硬件加速器设计 (主要讲解原理)
...
手把手带你快速入门PYNQ-Z2（1）启动板卡
...
手把手教你用Verilog在FPGA上实现CNN（2）卷积层设计
...
基于 Zynq7020 的MNIST数据集手写数字识别 + 简单CV算法
...
『手把手教你用Verilog在FPGA上实现CNN』【2】卷积层设计（续）
...
【学习笔记】基于 FPGA 的 Vision Transformer 高性能推理加速器
...
2023 第五届“复微杯”数字赛题一《低精度量化方法研究和电路设计》赛题分析与进度分享
...
【第五期一生一芯学习笔记】Verilator简明教程
...
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】4-部分积生成模块RTL设计
...
【课程出售介绍】基于HLS的通用型CNN加速器设计与实现
...
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】1-原码、补码和反码讲解
...
超好的RISC-V和FPGA学习课程来了！《RVfpga：Understanding Computer Architecture》
...
『手把手教你用Verilog在FPGA上实现CNN』【1】课程介绍
...
【3】softmax函数层 verilog实现『手把手教你用Verilog在FPGA上实现CNN』系列视频
...
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】6-基于4比特超前进位加法器的64比特选择进位加法器设计
...
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】2-二进制乘法器原理
...
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】5-部分积压缩、Wallace树及RTL设计
...
用 C++ 实现基于 YoloV5 卷积神经网络的目标检测
...
【开发软件】Vivado IP核封装简明教程
...
RVfpga：深入理解RISCV体系结构（1）Vivado项目创建
...
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】7-乘法器功能验证
...
『课程试听』卷积神经网络硬件加速器架构分类
...
Xilinx VITIS IDE基本开发流程教学
...
『Transformer学习笔记』Decoder 组成与Transformer实现代码解析
...
胡塞尔现象学入门（上）：什么是现象学？
...
【初中数学】中考几何压轴：旋转＋导角
...
【01科技新品】CanMV K210 mini AI视觉识别模块发布，前500套限时优惠，低至99元！
...
10分钟学会处理常见网络故障：IP地址冲突导致重要业务网络中断怎么处理及防范？建议网络工程师们都学一下！
...
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】3-Booth算法与Booth2算法讲解以及RTL设计
...
专科程序员与985程序员的区别，看完后专科生落泪了一整天
...
【4】平均池化层 verilog实现『手把手教你用Verilog在FPGA上实现CNN』系列视频