V
主页
京东 11.11 红包
基于FPGA的2FSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
发布人
基于FPGA的2FSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
打开封面
下载高清视频
观看高清视频
视频下载器
基于FPGA的4ASK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
基于FPGA的16QAM调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
基于FPGA的16QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
基于FPGA的256QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
基于FPGA的BPSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
基于FPGA的16PSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
基于FPGA的4FSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
基于FPGA的QPSK调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块
m基于FPGA的4FSK调制解调系统verilog实现,包含testbench测试文件
基于FPGA的64QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
【硬件测试】基于FPGA的2ASK调制解调系统开发与硬件片内测试,包含信道模块,误码统计模块,可设置SNR
基于FPGA的QPSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
基于FPGA的1024QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
m基于FPGA的高斯白噪声信道模拟系统verilog实现,包含testbench,可以配置不同的SNR和频偏
基于FPGA的2ASK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
m基于FPGA的8ASK调制解调系统verilog实现,包含testbench测试文件
m基于FPGA的QPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——quartusii版本
基于FPGA的8PSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
m基于FPGA的8FSK调制解调系统verilog实现,包含testbench测试文件
m基于FPGA的16QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步——vivado版本
m基于CCSDS标准的LDPC编码器的FPGA实现,包含testbench,码长1024,码率0.5
m基于MATLAB数字调制解调系统仿真,包括ASK,FSK,DPSK以及MDPSK,并对比误码率曲线
m基于FPGA的PPM光学脉位调制解调系统verilog实现,包含testbench
m基于FPGA的Hamming汉明编译码verilog实现,包含testbench测试文件,不使用IP核
基于星座图整形方法的QAM调制解调系统MATLAB误码率仿真,对比16,32,64,256四种QAM调制方式
m基于FPGA的DQPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——vivado版本
m基于FPGA的64QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步——quartusii版本
m基于FPGA的4ASK调制解调系统verilog实现,包含testbench测试文件
m基于FPGA的MPPT最大功率跟踪算法verilog实现,包含testbench
m基于FPGA的OFDM系统verilog实现,包括IFFT,FFT,成型滤波以及加CP去CP,包含testbench
m基于FPGA的基础OFDM调制解调verilog实现,包括IFFT和FFT,包含testbench——vivado版本
m基于FPGA的256QAM调制信号产生模块verilog实现,包含testbench
m基于FPGA的CRC循环冗余校验系统verilog实现,包含testbench——quartusii版本
大规模MIMO通信系统信道估计matlab性能仿真,对比LS,OMP,MOMP以及CoSaMP
m基于FPGA的带相位偏差QPSK调制信号相位估计和补偿算法verilog实现,包含testbench
m基于FPGA的多通道FIR滤波器verilog实现,包含testbench测试文件
m基于FPGA的217卷积编码维特比译码verilog实现,包含testbench不使用IP核
m基于FPGA的多功能信号发生器verilog实现,包含testbench,可以调整波形类型,幅度,频率,初始相位等
m基于FPGA的OFDM调制解调系统verilog实现,包括IFFT,FFT以及成型滤波器,包含testbench