V
主页
京东 11.11 红包
基于FPGA的BPSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
发布人
基于FPGA的BPSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
打开封面
下载高清视频
观看高清视频
视频下载器
基于FPGA的16QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
基于FPGA的16QAM调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
基于FPGA的2FSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
m基于FPGA的MPPT最大功率跟踪算法verilog实现,包含testbench
基于FPGA的BPSK数字平方环载波同步verilog实现,包含testbench
m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,包含载波同步
m基于MATLAB数字调制解调系统仿真,包括ASK,FSK,DPSK以及MDPSK,并对比误码率曲线
基于FPGA的8PSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
m基于FPGA的64QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步——vivado版本
m基于FPGA的高斯白噪声信道模拟系统verilog实现,包含testbench,可以配置不同的SNR和频偏
基于FPGA的256QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
m基于FPGA的PPM光学脉位调制解调系统verilog实现,包含testbench
基于FPGA的2ASK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
m基于MATLAB Simulink的16QAM调制解调系统仿真
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块
m基于FPGA的QPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——quartusii版本
基于星座图整形方法的QAM调制解调系统MATLAB误码率仿真,对比16,32,64,256四种QAM调制方式
基于FPGA的4ASK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
基于FPGA的64QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
基于FPGA的1024QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
m基于FPGA的多通道FIR滤波器verilog实现,包含testbench测试文件
m基于FPGA的217卷积编码维特比译码verilog实现,包含testbench不使用IP核
m基于FPGA的带相位偏差QPSK调制信号相位估计和补偿算法verilog实现,包含testbench
m基于FPGA的Hamming汉明编译码verilog实现,包含testbench测试文件,不使用IP核
m基于FPGA的2ASK调制解调系统verilog实现,包含testbench测试文件
基于FPGA的16PSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
基于FPGA的QPSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
m基于FPGA的数字下变频verilog设计——Vivado版本
m基于FPGA的数字积分梳状CIC滤波器verilog设计——Quartusii版本
m基于功率谱,高阶累积量和BP神经网络-GRNN网络的调制方式识别仿真,对比2psk,4PSK,2FSK以及4FSK
m基于FPGA的costas环载波同步verilog实现,包含testbench,可以修改频偏大小
m基于FPGA的DQPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——vivado版本
m基于FPGA的GFDM调制解调系统verilog实现,包含testbench仿真测试文件
m基于DVB-T的COFDM+16QAM+LDPC编解码通信链路matlab性能仿真,包括小数倍及整数倍载波同步,粗及细定时同步,信道估计
m基于FPGA的cordic算法实现,输出sin和cos波形
基于matlab的光通信误码率仿真,分别对比了OFDM+BPSK和OFDM+4QAM的误码率和星座图
m基于深度学习的64QAM调制解调系统频偏估计和补偿算法matlab仿真
m基于FPGA的4FSK调制解调系统verilog实现,包含testbench测试文件
m基于FPGA的16QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步——vivado版本
m基于simulink的16QAM和2DPSK通信链路仿真,并通过matlab调用simulink模型得到误码率曲线