m基于FPGA的基础OFDM调制解调verilog实现,包括IFFT和FFT,包含testbench——vivado版本
发布人
打开封面 下载高清视频 观看高清视频 视频下载器
...
m基于FPGA的OFDM系统verilog实现,包括IFFT,FFT,成型滤波以及加CP去CP,包含testbench
...
m基于FPGA的256点FFT傅里叶变换verilog实现,含testbench,不使用IP核——vivado版本
...
m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——QuartusII版本
...
m基于FPGA的QPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——quartusii版本
...
m基于FPGA的PPM光学脉位调制解调系统verilog实现,包含testbench
...
m基于FPGA的CRC循环冗余校验系统verilog实现,包含testbench——vivado版本
...
m基于FPGA的OFDM调制解调系统verilog实现,包括IFFT,FFT以及成型滤波器,包含testbench
...
m基于FPGA的64QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步——vivado版本
...
m基于FPGA的256QAM调制信号产生模块verilog实现,包含testbench
...
m基于FPGA的数字下变频verilog设计——Vivado版本
...
m基于FPGA的cordic算法实现,输出sin和cos波形
...
m基于FPGA的2ASK调制解调系统verilog实现,包含testbench测试文件
...
m基于FPGA的DQPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——quartusii版本
...
m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,包含载波同步
...
m基于FPGA的多通道FIR滤波器verilog实现,包含testbench测试文件
...
基于FPGA的BPSK数字平方环载波同步verilog实现,包含testbench
...
m基于FPGA的桶形移位寄存器verilog实现,包含testbench——vivado版本
...
m基于FPGA的数字积分梳状CIC滤波器verilog设计——Quartusii版本
...
m基于FPGA的16QAM软解调verilog实现,含testbench——vivado版本
...
m基于FPGA的多径信道模拟系统verilog实现,包含testbench,可以配置不同的SNR,频偏,多径增益和多径延迟
...
m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——Vivado版本
...
m基于FFT傅里叶变换的QPSK基带信号频偏估计和补偿算法FPGA实现,包含testbench和matlab星座图显示程序
...
m基于深度学习的64QAM调制解调系统频偏估计和补偿算法matlab仿真
...
m基于FPGA的FIR低通滤波器实现和FPGA频谱分析,包含testbench和滤波器系数MATLAB计算程序
...
m基于FPGA的64QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步——quartusii版本
...
m分别通过matlab和FPGA实现基于高阶循环谱的信号载波调制识别(四阶循环累量)仿真
...
m基于FPGA的CRC循环冗余校验系统verilog实现,包含testbench——quartusii版本
...
m基于FPGA的AGC自适应增益控制系统verilog实现,包含testbench——vivado版本
...
m基于FPGA的8点DCT变换verilog实现,包含testbench,并对比matlab的计算结果——Vivado版本
...
m基于CCSDS标准的LDPC编码器的FPGA实现,包含testbench,码长1024,码率0.5
...
m基于FPGA的各类存储器纯Verilog实现,包含testbench,包括RAM,SRAM等
...
m基于FPGA的16QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步——vivado版本
...
m基于FPGA的交织解交织系统verilog实现,包含testbench——vivado版本
...
m基于FPGA的4FSK调制解调系统verilog实现,包含testbench测试文件
...
m基于导频PN序列和cordic算法的基带数据帧频偏估计和补偿FPGA实现,包含testbench
...
m基于FPGA的多功能信号发生器verilog实现,包含testbench,可以调整波形类型,幅度,频率,初始相位等
...
数字IC，FPGA秋招【单bit信号的CDC跨时钟域处理手撕代码合集】
...
m基于FPGA的8PSK调制解调系统verilog实现,包含testbench测试文件
...
m基于UW导频序列和cordic算法的基带数据帧频偏估计和补偿FPGA实现,包含testbench
...
m基于FPGA的通信数据帧加扰解扰verilog实现,包含testbench——vivado版本